| Author | Besked |
|---|
yyliang
Joined: 26 August 2004
Posts: 44
|  December 23, 2004 5:52 Hvordan man designer en højtydende MOS switch? | | |
|
| Hej, jeg designe et koblet kondensator integrator, men jeg stødt på et problem i design af afbrydere, ser det ud til, at der er aktuelle lækage fra kilden eller afløb, kan nogen hjælpe mig? Hvordan kan jeg få en højtydende MOS switch?
På forhånd tak. |
|
| Tilbage til toppen | |
 |
IanP
Joined: 05 Oktober de 2004
Indlæg: 6.490
Hjalp: 1542
Beliggenhed: West Coast
| December 23, 2004 6:21 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| Er der nogen grund til, hvorfor du ikke kan bruge integrerede switch CD4066?
Indenfor finder du 4 bilaterale kontakter. |
|
| Tilbage til toppen | |
|
sunking
Joined: 25 maj 2004
Posts: 914
Hjalp: 46
| December 23, 2004 6:27 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| det er diffcult at gøre.
kontakte støberi, kræve dem godt kontrol.
Og du kan tilføje knappen "L", skal du sørge for ikke det mindste. |
|
| Tilbage til toppen | |
|
xuel
Joined: 16 November 2004
Posts: 397
Hjalp: 11
| December 23, 2004 7:28 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| | første forholdet mellem W / L bør optimeres, så vælg en suitalbe absolutte værdi af V og L. Hvis der stadig ikke kan opfylde kravet, bruge løs enhed eller vedtage bootstraping eller bottom-plade stikprøveteknik. |
|
| Tilbage til toppen | |
|
andy2000a
Joined: 18 Juli 2001
Posts: 767
Hjalp: 7
| December 23, 2004 8:07 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| MOS skifte til Sample / hold skal lave udslip, enkle MOS gerne CD4016
er bedre end CD4066,
men CMOS switch CD4066 har lav Rds ..
I ASIC-design, reducerer du cn bruge "dummy sw" charge_inject & Ur feed_thru
måske "medmindre" -> nogle porfessor sagde selv tekst bog sagde
tilføj dummy skifte kan reducere charge_inject
Et andet problem er MOS Rds & femte slip på MOS skifte
i nogle volt dobbelt kredsløb gerne gratis pumpe brug pmos for Hi-mod indgang
(NMOS vo = vin-VTN), men selv om .. vin = 2 * vin-v1 ..
Jeg simulering finde Vo = 6.16v ikke 3.3v * 2 = 6,6 har stadig volt drop
CMOS switch jeg bruge 20/0.5 * 200 størrelse ..
har nogen nogensinde design charge_pump ASIC, Io = 100mA
kan du fortælle mig, hvordan man designer MOS skifte |
|
| Tilbage til toppen | |
|
eda4you
Joined: 17 September 2002
Posts: 283
Hjalp: 17
| 11 januar 2005 15:25 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| | Brugen af differentierede kredsløb vil hjælpe faldende omkostning injektion. Kig på grundlæggende lieterature gerne, at CMOS-DESIGN (Razzavi). |
|
| Tilbage til toppen | |
|
Google
AdSense
| 11 januar 2005 15:25 Annoncer | | |
|
|
|
|
| Tilbage til toppen | |
|
yyliang
Joined: 26 August 2004
Posts: 44
| 12 januar 2005 6:22 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| | Skal uret i PMOS og NMOS være helt modsatte fase? |
|
| Tilbage til toppen | |
|
andy2000a
Joined: 18 Juli 2001
Posts: 767
Hjalp: 7
| 12 januar 2005 8:35 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| Jeg "tror" eda4foru betyder, nogle bruger skifte kredsløb gerne
flash A / D konvertere brug skifte kasket preamp cirucit normalt brug
differential signalvejen ..
men jeg problemet er brug MOS skifte til, charge_pump kredsløb ..
pumpe 1.5V -> 5.5V output, og bruge god skifte reducere volt_drop & Rds den .. |
|
| Tilbage til toppen | |
|
konqueror
Joined: 27 November 2004
Posts: 96
| 15 januar 2005 10:37 Hvordan man designer en højtydende MOS switch? | | |
|
| | u kan bruge en dummy switch eller en transmissions-port switch, for at mindske udslip fra kilden og drain.also for overgangen u kræve, at den modstand til at være meget lavt, så optimere w / l ratio.clock til løs-kontakten er noget forsinket wrt skifte |
|
| Tilbage til toppen | |
|
dumbfrog
Joined: 17 Juli 2004
Posts: 192
Hjalp: 4
| 18 januar 2005 2:41 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| | øge L og optimere W |
|
| Tilbage til toppen | |
|
zhangjun_qh
Joined: 20 Februar 2003
Indlæg: 1
Beliggenhed: Kina
| 19 januar 2005 7:19 Hvordan man designer en højtydende MOS switch? | | |
|
| | For den analoge ic design, bare du nødt til at vælge rigtige topologi, da base på hvad clock frekvens og signal frekvens er, at udarbejde en rimelig afvikling tid, til at bestemme skifte W og L, derefter bruge et bootstrapping ur for kritisk skifte. Please glemme dummy skifte, er det ikke rigtigt i nogle tilfælde. |
|
| Tilbage til toppen | |
|
mitrobge
Joined: 19 Februar 2005
Posts: 49
Hjalp: 3
Beliggenhed: GRÆKENLAND
| 16 marts 2005 23:48 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| | kan du give nogle oplysninger om effektiviteten af ur bootstrapping for (flyt-gate) switch og bulk-kilde frem-partiske polarisering på 0.12u teknologi? |
|
| Tilbage til toppen | |
|
vistapoint
Joined: 20 Februar 2005
Posts: 91
Hjalp: 2
| Marts 17, 2005 3:07 Re: Hvordan at designe en højtydende MOS switch? | | |
|
| | Leackage er der altid. Problemet er, hvor meget. |
|
| Tilbage til toppen | |
|
