elektronik forum

Regler | Seneste indlæg | emne RSS | Søg | Registrer | Log ind

Sådan konstateres det MOS Switch skærmformat?


Post new topic Reply to topic EDAboard.com Forum Indeks -> Analog IC Design & Layout -> Sådan konstateres MOS Switch skærmformat?
Author Besked
Ethan



Joined: 07 Juli de 2004
Posts: 68


Post 17 Juni 2005 16:53

hvad er skærmformat af NMOS?


Hi there,

Øjeblikket, jeg er studerende og arbejder OTA med switch-kondensator CMFB og senere kommer til at skifte-kondensator forstærker design. Jeg spørger mig selv, som er den bedste MOS-skifte skærmformat.

Sige, for TSMC 0.35um teknologi med 5v proces, den mindste længde er 0,5 mikron. Så hvordan kan jeg vælge W / L for NMOS afbrydere i switch-kondensator CMFB og også i prøveudtagning og forstærkning?
Hvor skal jeg installere transmission porte switch og NMOS kun afbrydere?

Jeg har læst Martin's bog, Razavi bog, og nogle papirer. Nogle sagde med et minimum længde og brede bredde; nogle papirer sagde endda med lange skifter til at reducere ur Feedthrough (i 2004 ISSCC).

Så jeg er forvirret. Kan nogen fortælle mig det mere praktiske regler og mere specifikke regler om dette?

Ethan
Tilbage til toppen
Google
AdSense
Google Adsense




Post 17 Juni 2005 16:53

Annoncer




Tilbage til toppen
aryajur



Joined: 23 Oktober 2004
Posts: 689
Hjalp: 73
Location: Sunnyvale, USA


Post 17 Juni 2005 21:21

Re: Sådan konstateres MOS Switch skærmformat?


D. 1. alle, til at beslutte, om du kan sætte en transmissions-port eller en NMOS / PMOS kun skifte afhænger af, hvad det skifte har at passere. NMOS kan passere lave spændinger ordentligt og ikke højspænding, mens en PMOS gør det modsatte. SO i input, som skal passere høje og lave værdier ville kræve en transmissions-gate.
Størrelse en individuel skift transistor, som bruges til at videregive signaler, skal du gøre falde over kontakten så lav som muligt, dvs om resistens bør være lave. Ved hjælp af en transistor som switch vi vil drive virksomheden på den TRIODE regionen (MOS) eller Saturation region (BJT), så fra TRIODE regionen ligning kan man beregne modstanden af switch og forsøge at minimere det. Det vil være let ses, at W skal være så stort som muligt. Men du også nødt til at overveje parasitisk kapacitans, der stiger med stigende W. Så stigning W kun op til det beløb op, som den snyltende kapacitans værdi er acceptabel. Den parasitære kapacitans vil gøre ondt ur båndbredde, hvis du interesserer dig for, at det også vil spilde halvdelen af dit signal magten i opladning og afladning hver gang.
Tilbage til toppen
Arabisk Bulgarsk Catalanske udgave Tjekkisk Dansk version Tysk version Græsk Engelsk version Spansk version Finsk Fransk version Hindi version Kroatisk version Indonesisk version Italienske version Hebræisk Japanske version Koreanske version Litauisk Lettisk Hollandsk version Norwegian version Polsk Portuguese version Rumænsk Russian version Slovakisk Slovensk Serbisk version Svensk version Tagalog version Ukrainsk version Vietnamese version Kinesisk version
Post new topic Reply to topic EDAboard.com Forum Indeks -> Analog IC Design & Layout -> Sådan konstateres MOS Switch skærmformat?
Side 1 af 1

subj

text

Alle tidspunkter er GMT 1 Time
Lignende emner:
Aspect Ratio (2)
Skærmformat af transistor (5)
Gulvplan skærmformat vanskeligheder under 0,25 (2)
Høj skærmformat simulering problemer i HFSS (2)
NMOS og PMOS (W / L) aspekt ratio versus femte (6)
hvordan man kan afgøre, V og L i MOS transistor (3)
hvordan man kan afgøre, loft og skifte størrelser i SC CMFB? (8)
Hvordan man designer en højtydende MOS switch? (12)
hvordan man kan kvantificere MOS skifte S / H lineær afvikling fejl for ADC? (6)
Hvordan man fastlægger de reelle cap størrelse i Switch-Cap-filter? (1)


Misbrug | | Administrator | | Moderators | | Støt os | | sitemap
topic RSS