elektronik forum

Regler | Seneste indlæg | emne RSS | Søg | Registrer | Log ind

JK flip-flop design


Post new topic Reply to topic EDAboard.com Forum Indeks -> ASIC Design Methodologies & Tools (Digital) -> JK flip-flop design
Author Besked
chihwt2003



Joined: 07 Juli de 2005
Posts: 14


Post 21 September 2005 13:03

JK flip-flop design


Hej,

Er der nogen ved, hvordan man kan konstruere en JK flip-flop hjælp Transmission porte eller komplekse gate logik med en positiv kant ur udløst?

På forhånd tak.
Tilbage til toppen
nand_gates



Joined: 19 Juli 2004
Posts: 907
Hjalp: 120


Post 21 September 2005 16:43

Re: JK flip-flop design


Kassen denne
http://www.csee.umbc.edu/ ~ plusquel/vlsi/slides/chap5_2.html
Tilbage til toppen
Google
AdSense
Google Adsense




Post 21 September 2005 16:43

Annoncer




Tilbage til toppen
Anjali



Joined: 16 August 2005
Posts: 174
Hjalp: 8


Post 21 September 2005 16:44

Re: JK flip-flop design


posedge udløst JK FF =-ve jk lås ve jk lås

låsen kan konstrueres ved hjælp af transmissions-porte nemt.

for låsen design går gennem bogen "CMOS fundamentals" (titlen vil være sådan. jeg dont kende den nøjagtige titel, alle de fleste alle mennesker vil følge denne bog)
Tilbage til toppen
Arabisk Bulgarsk Catalanske udgave Tjekkisk Dansk version Tysk version Græsk Engelsk version Spansk version Finsk Fransk version Hindi version Kroatisk version Indonesisk version Italienske version Hebræisk Japanske version Koreanske version Litauisk Lettisk Hollandsk version Norwegian version Polsk Portuguese version Rumænsk Russian version Slovakisk Slovensk Serbisk version Svensk version Tagalog version Ukrainsk version Vietnamese version Kinesisk version
Post new topic Reply to topic EDAboard.com Forum Indeks -> ASIC Design Methodologies & Tools (Digital) -> JK flip-flop design
Side 1 af 1

subj

text

Alle tidspunkter er GMT 1 Time
Lignende emner:
JK og SR flip-flop afledning fra D flip-flop (2)
Asynkrone Flip Flop Design? (5)
Kant udløst flip flop design (3)
DC syntese af sync D-flip-flop-kort til unnexpected floppet ... (2)
Alle klip-klapper inde i FPGA er D flip-flop? (7)
Ur og Flip-Flop Design Issues (1)
Hvordan man designer en D flip-flop med sæt og nulstille baseret på TSPC (1)
flip flop (2)
D-Flip Flop (3)
JK flip flop! (1)


Misbrug | | Administrator | | Moderators | | Støt os | | sitemap
topic RSS