| Author | Besked |
|---|
Alles Gute
Joined: 04 December de 2003
Posts: 142
Hjalp: 5
|  29 januar 2006 15:52 50 pligt kløft 1 / 3 | | |
|
| | Hvordan man får en 1 / 3 arbejdscyklus ur fra en 50% duty cycle ur? |
|
| Tilbage til toppen | |
 |
Google
AdSense
| 29 januar 2006 15:52 Annoncer | | |
|
|
|
|
| Tilbage til toppen | |
|
v_c
Joined: 11 Oktober 2005
Posts: 468
Hjalp: 84
| 29 januar 2006 16:52 hvordan cd4059 program | | |
|
| For det første tager det 50% told signal og forsinke det (ved hjælp af kun propagation delay af porte eller ved hjælp af RC kredsløb). Tag derefter 50% told-signal, og det forsinkede signal, og sætte dem i en AND-gate. Resultatet skal være en puls med en arbejdscyklus på <50%. Tricket er at vælge den rigtige R og C-værdier for at give dig den rigtige forsinkelse. Det afhænger af, hvad frekvensen af din arbejdscyklus ur er. Du bør gøre modstand et potentiometer, så du kan finjustere den.
Nu, hvad jeg beskriver ovenfor, er en meget grov åben sløjfe løsning. Hvor præcis er de 30% skal være?
Venlig hilsen,
 |
|
| Tilbage til toppen | |
|
VSMVDD
Joined: 12 Juni 2005
Posts: 558
Hjalp: 55
| 29 januar 2006 17:14 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| bruge en CD4059 eller 74HCT4059 så du kan programmere nøjagtig deling
til nøjagtig mærke plads
selv ved hjælp af en mikro på sin marmelade input
Jeg tror ovenstående metode er for hårdnakkede |
|
| Tilbage til toppen | |
|
pthoppay
Joined: 06 November de 2005
Posts: 81
Hjalp: 5
| 29 januar 2006 19:32 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| Hvis du ønsker at gennemføre i IC derefter bruge buffer som forsinkelse elementer, hvor der ved dimensionering du kontrollere din forsinkelse.
Prakash. |
|
| Tilbage til toppen | |
|
v_c
Joined: 11 Oktober 2005
Posts: 468
Hjalp: 84
| 29 januar 2006 19:34 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| VSMVDD - Jeg er enig med dig. Som jeg sagde, mine er et meget groft løsning, som jeg har brugt før i tiden, når jeg ikke har alle delene til en ordentlig design. Det er en "quick and dirty" løsning.
Venlig hilsen,
v_c |
|
| Tilbage til toppen | |
|
Alles Gute
Joined: 04 December de 2003
Posts: 142
Hjalp: 5
| 29 januar 2006 19:58 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| | v_c skrev: | For det første tager det 50% told signal og forsinke det (ved hjælp af kun propagation delay af porte eller ved hjælp af RC kredsløb). Tag derefter 50% told-signal, og det forsinkede signal, og sætte dem i en AND-gate. Resultatet skal være en puls med en arbejdscyklus på <50%. Tricket er at vælge den rigtige R og C-værdier for at give dig den rigtige forsinkelse. Det afhænger af, hvad frekvensen af din arbejdscyklus ur er. Du bør gøre modstand et potentiometer, så du kan finjustere den.
Nu, hvad jeg beskriver ovenfor, er en meget grov åben sløjfe løsning. Hvor præcis er de 30% skal være?
Venlig hilsen,
|
"bruge en CD4059 eller 74HCT4059" du mener frekvenser divider? Ligesom ved hjælp af en skillevæg-by-3 frekvens divider? Ja, på denne måde kan vi få 1 / 3 arbejdscyklus ur, men ved 3-gange lavere frekvens.
Min vigtigste krav er ikke øger clock jitter for meget. |
|
| Tilbage til toppen | |
|
Artem
Joined: 22. maj 2003
Posts: 1652
Hjalp: 91
Beliggenhed: Turan
| 29 januar 2006 20:25 Hvordan man får 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| Det er ikke muligt at få 1 / 3 uden passives eller anden form for PLL eller pligt måling. Fordi det ikke er muligt at styre stige eller falde tid uden behandling af fuld signal periode. Selvfølgelig kan du designe en forsinkelse kredsløb. Det er spørgsmål om ting, som fortjener disse bestræbelser.
Men du kan få 1 / 3 pligt til to gange lavere frekvens end dit input frekvens:
uddrag indgangssignal's rejse og falder med forsinkelse kredsløb (betyder, at du fordoble frekvensen, tolden er ikke vigtigt på dette tidspunkt), og levering fordoblet frekvens til synkron tæller. Tilslut derefter counter's div / 2 og div / 4 udgange til OG. På OG's produktion vil du få behov pligt uden jitter. I dont huske chip ids, men det er nemt at finde dem.
Counter skal være synkrone, ellers er det muligt at få uønskede pigge på og output. |
|
| Tilbage til toppen | |
|
VSMVDD
Joined: 12 Juni 2005
Posts: 558
Hjalp: 55
| 29 januar 2006 22:14 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| / n vil opdele input frekvens / ratio
af faktorer af n
så det er let bare at bruge en / n
en PLL er en / n counter alligevel som er en 4.059, der også kan bruges som en del af PLL
så din ret og så er jeg
Men passive komponenter Arent behov for at opdele en 50% told for at få de nødvendige mærke rummet
og denne produktion af 4.059 vil være utrolig stabil og fuld indstilles i 1% eller bedre skridt
så det plejer ændre frekvensen
bare mærket til rummet
Vedlagt følger de planer, jeg har fundet på internettet for en vand-baseret brændsel gasgenerator
Jeg omarbejdede den og brugte kredsløb som en galvanisering enhed
det fungerer meget godt på dette job
bestemt
youll se begge metoder er ansat ved hjælp af en 555 timer for at få både hyppigheden og PWM output for en dobbelt udgang bølgeform
basen freq bliver lav @ 100 Hz - 10 kHz den øverste PWM output er programmerbar fuldt ud ved hjælp af en 4.059
selv om dit job, du har brug
bruge de 555 på egen hånd er enought
Du kan downloade den proteus VSM demo derfra site
www.labcenter.co.uk
eller det vil også åbne i den ordret gengivelse
fra v6.6 SP3 og fremefter
|
|
| Tilbage til toppen | |
|
Davood Amerion
Joined: 01 Marts de 2005
Posts: 589
Hjalp: 90
Beliggenhed: Persien
| 30 januar 2006 8:38 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| Alles Gute;
De sagde:
| Citat: | | "Min vigtigste krav er ikke øger clock jitter for meget." |
og du ikke nævnt frekvensområdet, og hvis det er fast eller variabel!
anyway;
hvis output frekvens er variabel eneste måde er at bruge PLL (og brug af dele med 3 divider).
hvoraf den ene er vigtigst? jitterfree eller 1/3division nøjagtighed?
hvis timming nøjagtighed er det vigtigste, du kan bruge PLL
ellers hvis du vil jitter fri produktion, kan du bruge passiv methode.
også for høj frekvens, du kan bruge nogle inverter buffer for at skabe behov for forsinkelse.
Hilsen,
Davood. |
|
| Tilbage til toppen | |
|
Alles Gute
Joined: 04 December de 2003
Posts: 142
Hjalp: 5
| 30 januar 2006 20:05 Hvordan man får 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| | Tak til alle for svaret. For min opgave, er lavt jitter min prioritet, er det ikke brug for en meget nøjagtig 1 / 3 intermittens, en omkring 1 / 3 er nok. Hyppigheden kan varieres. Så jeg gætte bruge en skillevæg-by-3 frekvens divider er den enkleste måde. (selv, vil det koste mere magten siden 3 gange højere frekvens bruges.) |
|
| Tilbage til toppen | |
|
VVV
Joined: 26 November 2004
Posts: 1584
Hjalp: 290
| 31 januar 2006 2:03 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| Brug en kløft med 3, og du får 1 / 3 DC, fra en frekvens tre gange så høj. En enkelt FF pakke er nok.
Tag et kig på denne bane.
|
|
| Tilbage til toppen | |
|
montage2000
Joined: 07 januar de 2006
Posts: 39
Hjalp: 3
| 31 januar 2006 15:36 Hvordan man får 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| | umiddelbart få det svært, fordi få perfekt forsinkelsen ikke er en nem ting, anden måde kan via PLL eller DLL |
|
| Tilbage til toppen | |
|
Cretu
Joined: 12 November 2003
Posts: 141
Hjalp: 4
| 04 Februar de 2006 10:41 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| | det kan bidrage til at gøre alt for differential-og CML. Du vil få en lavere jitter |
|
| Tilbage til toppen | |
|
gordonlear
Joined: 29 September 2004
Posts: 3
| 06 Februar de 2006 5:01 Hvordan man får 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| | og få 5 gange? |
|
| Tilbage til toppen | |
|
asic_ant
Joined: 07 Marts de 2006
Posts: 198
Hjalp: 5
Beliggenhed: Nanjing
| 07 Marts de 2006 9:50 Re: Sådan får du 1 / 3 arbejdscyklus fra en 50% duty cycle ur? | | |
|
| Jeg har nogle materialer til dig
|
|
| Tilbage til toppen | |
|
