Regler | Seneste indlæg | emne RSS | Søg | Registrer | Log ind

Ur og DATA RECOVERY?


Post new topic Reply to topic EDAboard.com Forum Indeks -> Analog Circuit Design -> Ur og DATA RECOVERY?
Author Besked
ithink



Joined: 01 Juli de 2005
Posts: 23


Post 17 maj 2006 4:17

ur og data recovery bog


hej, alle
Jeg lider meget svært i min forskning om CDR design, jeg har læst nogle papirer, som''en 10 GB / s CMOS cdr kredsløb med en analog fase interpolater'', og så videre, og gjort en stor indsats for at lære cdr principle.but Jeg har ingen fremskridt i design cdr, nu jeg ønsker at bygge matematiske model med fase interpolater i Matlab, jeg synes, det er meget vanskeligt. måske give mig nogle råd eller papir til mig!
tak
Tilbage til toppen
analogartist



Joined: 18 Marts 2005
Posts: 20


Post 17 maj 2006 4:46

hvordan man opbygger cdr modellen i Matlab


Da du er modellering kredsløbet og ikke at designe den ... Du kunne starte med nogle simple kredsløb med CDR som en fase detektor eller fase frekvens detektor. Alt hvad du har brug er en grundlæggende forståelse af, hvordan disse arbejder, og du kan starte du modellering og tilføje nonlinearities som du går sammen ...

Denne bog er et godt sted at begynde:
Monolitiske Phase-Locked Loops og Clock Recovery Circuits: Theory and Design by Behzad Razavi
Tilbage til toppen
ithink



Joined: 01 Juli de 2005
Posts: 23


Post 17 maj 2006 5:01

Simulink faseskiftet


tak, analogartist

Det endelige mål er at designe cdr kredsløb opfyldt vores behov, jeg bare starte fra matematiske model, og skridt for skridt for at kredsløbsdesign.
Nu ved jeg ikke forstår fase interpolater i cdr-system, har jeg været designet PLL kredsløb med succes, men cdr afviger med PLL.
Tilbage til toppen
eng_islam



Joined: 06 December de 2005
Posts: 67
Hjalp: 4
Beliggenhed: EGYPTEN


Post 17 maj 2006 14:41

bøger om ur og data recovery modellering


u vil finde en stor noter i både matematiske model og metode til design og også kredsløb i denne bog

Design af integrerede kredsløb for optisk kommunikation
Behzad Razavi


Beklager, men du skal logge ind for at se denne vedhæftede fil

Tilbage til toppen
Khaled Fayed



Joined: 30 April 2006
Posts: 4
Hjalp: 1


Post 16 oktober 2006 9:50

Matlab cdr model


Jeg har to andre foredrag, der ligner det ovenstående og kan også være nyttige:


Beklager, men du skal logge ind for at se denne vedhæftede fil

Tilbage til toppen
khouly



Joined: 20 Oktober 2003
Posts: 2479
Hjalp: 343
Beliggenhed: EGYPTEN


Post 16 oktober 2006 12:27

Matlab Simulink ur og data recovery


kontrollere
http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6-976High-Speed-Communication-Circuits-and-SystemsSpring2003/LectureNotes/index.htm

lect 21: ca MSK, og CDR
khouly
Tilbage til toppen
neoflash



Joined: 02 Juli de 2005
Posts: 408
Hjalp: 8


Post December 25, 2006 4:22

Matlab model ur inddrivelse


enhver fyr kan uploade en demo CDR model i Matlab Simulink?
Tilbage til toppen
neter



Joined: 15 Juli 2004
Posts: 50


Post 15 marts 2007 10:02

modellering ur og data recovery Matlab


Har nogen dobbelt-sti Loop arkitektur model?
Tilbage til toppen
xshou



Joined: 17 August 2002
Posts: 45
Hjalp: 3


Post Marts 17, 2007 5:31

Matlab programmering ur og data recovery


Razavi's bog er en god ressource.

Jeg har altid føler, at det ville være interessant at anvende stikprøver datamodel, dvs Z omdanne til at beskrive CDR. Det er meget nyttigt, hvis man ser på statistikken karakter af overgang massefylde --- vil du ikke være kort af ligninger snart.

En stor fordel ved at bruge stikprøver model er: det kan modellere VCO overførsel funktion præcist (ikke bare en DC-værdi, Kvco). For lavt Q ring oscillator, vil det ikke gøre den store forskel. Men for LC oscillator, vil du se stor frekv små forstyrrelser fra fase detektor kan forårsage stor frekv store fase skift. Det er specielt tilfældet, hvis høj hastighed binære CDR (bangband type) er under overvejelse.

En Ph.D. tese? Måske.
Tilbage til toppen
Google
AdSense
Google Adsense




Post Marts 17, 2007 5:31

Annoncer




Tilbage til toppen
czfaileen



Joined: 03 December de 2005
Posts: 4


Post 25 August 2007 18:13

ur og data recovery modellering


Hej, hvor mange måder, vi kan bruge i CDR?
Kan vi kræve ur fra data med at kende dens aux CLK?
Tilbage til toppen
Arabisk Bulgarsk Catalanske udgave Tjekkisk Dansk version Tysk version Græsk Engelsk version Spansk version Finsk Fransk version Hindi version Kroatisk version Indonesisk version Italienske version Hebræisk Japanske version Koreanske version Litauisk Lettisk Hollandsk version Norwegian version Polsk Portuguese version Rumænsk Russian version Slovakisk Slovensk Serbisk version Svensk version Tagalog version Ukrainsk version Vietnamese version Kinesisk version
Post new topic Reply to topic EDAboard.com Forum Indeks -> Analog Circuit Design -> Ur og DATA RECOVERY?
Side 1 af 1

subj

text

Alle tidspunkter er GMT 1 Time
Lignende emner:
Ur og data recovery (7)
ur og data recovery (2)
Ur og data recovery kredsløb (10)
Om ur og data recovery hastighed (4)
Spørgsmål om Ur og Data Recovery, tak. (3)
Ur og data recovery for seriel Link (4)
Hvordan man implimente en CDR (ur og data recovery) kredsløb. (8)
clock data recovery ....? (5)
Clock Data Recovery (3)
clock data recovery (1)


Misbrug | | Administrator | | Moderators | | Støt os | | sitemap
topic RSS