| Author | Besked |
|---|
qslazio
Joined: 23 maj 2004
Posts: 194
Hjalp: 9
|  15 marts 2007 15:26 hvordan man kan kvantificere MOS skifte S / H lineær afvikling fejl for ADC? | | |
|
| Antag at CMOS skifte modstanden og prøvetagning kondensator er konstant og kørsel spændingskilde er ideel. Og dette S / H er beregnet til ADC.
Så den eneste fejl kilde til CMOS switch prøve-hold kredsløb er lineær afvikling (lad os bare glemme alt om afgift injektion eller Feedthrough).
Så længe ovennævnte betingelser er sande, lineære løsning kun vægte indgangen en lille smule ved (1-exp (-ts/tau)) "tau = 1 / (Ron × Csamp)". Og det vil ikke indføre forvridning eller øge støjniveauet. Det eneste skalerer signalet få en lille smule.
Mit spørgsmål er, hvordan er denne lineære løse fejl i forbindelse med S / H eller DAC's ENOB eller resolution. Som vi ved DAC's ENOB er forbundet med SNR, som kan bestemmes ved FFT analyse.
Men når vi gør i stikprøven spænding's FFT med lineære løse fejl. Det ser ud til, at det ikke vil ændre resultatet af SNR meget, fordi det ikke ekstra støj / forvrængning er tilføjet, og det kun vægte indgangen en lille smule.
Jeg spørger, fordi nu er jeg optimere en CMOS prøveudtagning switch for sigma-delta ADC med FFT analyse. Fordi jeg ønsker at reducere opkræve injektion indeced forvrængning. Jeg er nødt til at reducere skifte størrelse. Jeg vil gerne vide, hvordan de små kan jeg gå for sikkerheden.
Anyone please help me!
Mange tak. |
|
| Tilbage til toppen | |
 |
gingerjiang
Joined: 01 Marts de 2006
Posts: 212
Hjalp: 11
| Marts 16, 2007 2:23 Re: hvordan kvantificere MOS skifte S / H lineær afvikling fejl for | | |
|
| for udførelsen af ADC ikke blive forringet, S / H kredsløb nødvendigt at løse for hele løsningen af ADC, så den løse fejlen exp (-ts/tau) bør være mindre end LSB / 2 af ADC
at reducere afgiften injektion virkning, kun mindske kontakten størrelse er ikke nok. for at reducere denne effekt, bruge fuld differentiale arkitektur og bund fly stikprøveteknik.
indstille skifte størrelse for at sikre, at fejlprocenten for prøveudtagningen fase i hele beslutningsforslaget.
held og lykke |
|
| Tilbage til toppen | |
|
qslazio
Joined: 23 maj 2004
Posts: 194
Hjalp: 9
| Marts 16, 2007 2:48 Re: hvordan kvantificere MOS skifte S / H lineær afvikling fejl for | | |
|
| tak for svaret.
intuitivt Jeg er enig med dig, at S / H bør løse i DAC's beslutning.
Men jeg er bare antage lineær afvikling fejl kun vægte input uden at tilføje støj, har jeg ret? Hvis dette er rigtigt, vil SNR kun falde med 20 * log (0,99) ≈ 0.0873dB (påtage 1% lineær afvikling fejl), bør denne fejl være ubetydelig. |
|
| Tilbage til toppen | |
|
gingerjiang
Joined: 01 Marts de 2006
Posts: 212
Hjalp: 11
| Marts 16, 2007 4:14 Re: hvordan kvantificere MOS skifte S / H lineær afvikling fejl for | | |
|
| Nå, nu tror jeg din mening er rimelig i S / H kredsløb mindst
skalering af input kun reducerer signalet swing, dvs dynamikområde, denne effekt er ubetydelig
vente på andre udtalelse |
|
| Tilbage til toppen | |
|
qslazio
Joined: 23 maj 2004
Posts: 194
Hjalp: 9
| 27 marts 2007 15:49 hvordan man kan kvantificere MOS skifte S / H lineær afvikling fejl for ADC? | | |
|
| Er der nogen kan hjælpe mig? Giv din kommentar.
Tak igen! |
|
| Tilbage til toppen | |
|
Google
AdSense
| 27 marts 2007 15:49 Annoncer | | |
|
|
|
|
| Tilbage til toppen | |
|
maxwellequ
Joined: 27 Juni 2001
Posts: 185
Hjalp: 11
| 27 marts 2007 19:07 Re: hvordan kvantificere MOS skifte S / H lineær afvikling fejl for | | |
|
| Kære qslazio,
Hvad du siger er sandt, hvis prøveudtagningen kondensatorer der udledes i lastrummet fase af S / H, som er mest sandsynligt din sag (hvis den tidligere stikprøven værdi lå gemt i den kondensatorer, så ville du have et low pass filter karakteristisk, men stadig ingen forvrængning).
Problemet er, at de effekter, du ønsker at ignorere (ikke-lineære skifte modstand, ikke-lineære parasitiske capacitances af switch transistorer, som også skal betale), vil omdanne denne "gevinst fejl" i ikke-linearitet .... Så i slutningen, er den bedste til at sikre en "komplet" løsning (dvs. ubetydelig forskel mellem de faktiske og ideelle stikprøven værdi).
Hilsen.
PS: For eksempel hvis man antager, at løsning af S / H forstærker er lineær, så ville du ikke have til at sikre en "komplet løsning", fordi, igen, vil du kun have en gevinst fejl. Problemet er at sikre, at forstærkeren har en lineær afvikling ..... |
|
| Tilbage til toppen | |
|
Btrend
Joined: 26 December 2003
Posts: 424
Hjalp: 55
| 28 marts 2007 10:33 Re: hvordan kvantificere MOS skifte S / H lineær afvikling fejl for | | |
|
| | qslazio skrev: | tak for svaret.
Men jeg er bare antage lineær afvikling fejl kun vægte input uden at tilføje støj, har jeg ret? Hvis dette er rigtigt, vil SNR kun falde med 20 * log (0,99) ≈ 0.0873dB (påtage 1% lineær afvikling fejl), bør denne fejl være ubetydelig. |
Efter min mening,
1. hvis 1% lineær løse fejl er anvendt på alle niveauer af input-signalet, så disse fejl er signalet depent: ΔVmax = Vin_max * exp (-t / τ) = Vin_max * 0,01 = (2 ^ N) VLSB * 0,01
dvs ur støj vil være større, hvis input amplituden er større.
2. hvis 1% lineær løse fejl er anvendt til 1LSB, så disse fejl er konstant
ΔV = Vin * exp (-t / τ) = VLSB * 0,01
3. hvis (1) er sandt, så ur SNR vil nedbrydes af N * 0,303 0,09 dB, også THD vil være værre
4. if (2) er sandt, så ur SNR vil nedbrydes ved 0.09dB, som u havde erklæret |
|
| Tilbage til toppen | |
|
