elektronik forum

Regler | Seneste indlæg | emne RSS | Søg | Registrer | Log ind

digital timer med JK flip flop


Post new topic Reply to topic EDAboard.com Forum Indeks -> Hobby Circuits og små projekter Problemer -> digital timer med JK flip flop
Author Besked
Brons



Joined: 22 Marts 2007
Posts: 3


Post 13 oktober 2007 8:45

digital timer med JK flip flop


kan nogen hjælpe mig med at opbygge et digitalt ur bruger JK flip flop kredsløb .. tak
Tilbage til toppen
Google
AdSense
Google Adsense




Post 13 oktober 2007 8:45

Annoncer




Tilbage til toppen
tvincent



Joined: 20 August 2007
Posts: 48
Hjalp: 1
Beliggenhed: Texas


Post 13 oktober 2007 14:08

Re: digital timer med JK flip flop


"D" type er mest almindeligt
Brug uret input, sæt D input til den ikke "Q". Dette vil opdele dit ur med (2). lægge to sammen, og du vil have en kløft ved (4). og så-on

Her er et andet link til JK's
http://www.play-hookey.com/digital/frequency_dividers.html

Hope this helps.
Tilbage til toppen
chaitu_88



Joined: 06 December de 2007
Posts: 2


Post 20 December 2007 17:41

Re: digital timer med JK flip flop


så når u gøre dette areu sikker på virkelig lykkes?
Tilbage til toppen
Arabisk Bulgarsk Catalanske udgave Tjekkisk Dansk version Tysk version Græsk Engelsk version Spansk version Finsk Fransk version Hindi version Kroatisk version Indonesisk version Italienske version Hebræisk Japanske version Koreanske version Litauisk Lettisk Hollandsk version Norwegian version Polsk Portuguese version Rumænsk Russian version Slovakisk Slovensk Serbisk version Svensk version Tagalog version Ukrainsk version Vietnamese version Kinesisk version
Post new topic Reply to topic EDAboard.com Forum Indeks -> Hobby Circuits og små projekter Problemer -> digital timer med JK flip flop
Side 1 af 1

subj

text

Alle tidspunkter er GMT 1 Time
Lignende emner:
kræve at drive RS flip flop fra 555 timer (2)
JK og SR flip-flop afledning fra D flip-flop (2)
Klokgenerering med JK flip flop (3)
DC syntese af sync D-flip-flop-kort til unnexpected floppet ... (2)
D-Flip Flop med Preset og Clear ... (9)
Hold Flip Flop med async klar (3)
Alle klip-klapper inde i FPGA er D flip-flop? (7)
Scan kæde med blandede ur kant flip-flop (8)
Hvordan man designer en D flip-flop med sæt og nulstille baseret på TSPC (1)
flip flop (2)


Misbrug | | Administrator | | Moderators | | Støt os | | sitemap
topic RSS