Regler | Seneste indlæg | emne RSS | Søg | Registrer | Log ind

Synkrone og asynkrone design i SOC støder

Post new topic Reply to topic EDAboard.com Forum Indeks -> ASIC Design Methodologies & Tools (Digital) -> Synkron og asynkron design i SOC støder
Arabisk Bulgarsk Catalanske udgave Tjekkisk Dansk version Tysk version Græsk Engelsk version Spansk version Finsk Fransk version Hindi version Kroatisk version Indonesisk version Italienske version Hebræisk Japanske version Koreanske version Litauisk Lettisk Hollandsk version Norwegian version Polsk Portuguese version Rumænsk Russian version Slovakisk Slovensk Serbisk version Svensk version Tagalog version Ukrainsk version Vietnamese version Kinesisk version
Author Besked
vlsitechnology



Joined: 01 November de 2007
Posts: 256
Hjalp: 6


Post 06 November de 2007 20:47 Synkron og asynkron design i SOC støder

Hvad er forskellen mellem synkrone og asynkrone design

Hvis vi har to ure i synkron design vil der være en chance for, at min skew ikke vil opfylde de konstruktionsmæssige krav efter gør optimeringen også så på det tidspunkt, hvor SHD jeg optimere designet?
kan nogen forklare mig?
Tilbage til toppen
View user's profile
Google
AdSense





Post 06 November de 2007 20:47 annoncer



Tilbage til toppen
gliss



Joined: 23 April 2005
Posts: 665
Hjalp: 61
Beliggenhed: Boston Metro Area


Post 06 November de 2007 21:40 Synkron og asynkron design i SOC støder

Synkrone systemer er drevet af ur-netværk. Asynkrone dem ikke. SOC er automatiserede værktøjer til timing analyzis og optimering. Du kan køre disse værktøjer på forskellige steder i strømmen. Efter ur træ syntese du kan udføre optimering gerne flytte blokke rundt og ændre / tilføje ur buffere.

For eksempel, hvis der er for meget scew kan du erstatte og omdirigere design, ændre det ur, træ-ordningen, bruge forskellige buffere / etc. Når du gør dette optimering du muligvis bruger mere areal og mere magt,

Også, de fleste gode ASIC biblioteker indeholder to gange af buffere, en til almindelig brug og en specifikt for ur-signaler, skal du sørge for at du bruger de velegnede.
Tilbage til toppen
View user's profile
Post new topic Reply to topic EDAboard.com Forum Indeks -> ASIC Design Methodologies & Tools (Digital) -> Synkron og asynkron design i SOC støder
Side 1 af 1 Alle tidspunkter er GMT 2 timer


Misbrug | | Administrator | | Moderators | | Støt os | | sitemap
topic RSS