| Author | Besked |
|---|
nagraj
Joined: 18 Februar 2004
Posts: 52
Hjalp: 1
|  Marts 20, 2004 9:54 clock data recovery ....? | | |
|
| | hvordan man tager sig ur data opsving i design ... nogen eksempler |
|
| Tilbage til toppen | |
 |
ucassbo
Joined: 23 Marts 2004
Posts: 5
| 23 marts 2004 14:21 Re: Ur data recovery ....? | | |
|
| | bruge en data-strobe teknik til at inddrive uret med en XOR gate. se DS-DE for mere info. |
|
| Tilbage til toppen | |
|
zyphor
Joined: 22 November 2003
Posts: 100
Hjalp: 1
| 24 marts 2004 10:42 Re: Ur data recovery ....? | | |
|
| | nogle SerDes design, kan din reference. |
|
| Tilbage til toppen | |
|
Google
AdSense
| 24 marts 2004 10:42 Annoncer | | |
|
|
|
|
| Tilbage til toppen | |
|
nagraj
Joined: 18 Februar 2004
Posts: 52
Hjalp: 1
| 14 Juni 2004 18:30 Re: Ur data recovery ....? | | |
|
| godt jeg endelig fundet nogle løsninger i Texas anvendelse af håndbøger FPGA design på dette emne ...
Hvis nogen er interesseret, de kan læse ansøgning manualer fra Texas Instruments hjemmeside under produkter og datablade afsnit .....
 |
|
| Tilbage til toppen | |
|
layes2
Joined: 03 December de 2004
Posts: 346
Hjalp: 5
| 18 maj 2005 9:21 Re: Ur data recovery ....? | | |
|
| hvad vil du
låsen tid
den ber? |
|
| Tilbage til toppen | |
|
justin.li
Joined: 08 December de 2005
Posts: 14
| 17 januar 2006 1:14 clock data recovery ....? | | |
|
| En SerDes modtager en hurtig seriel signal (f.eks 2,5 Gbits / s) og deserializes det i langsommere parallelle signaler (f.eks otte 311-Mbit / s-signaler). Med datahastigheder stigende, vil mange virksomheder til at integrere en SerDes i deres ASICs og andre store digitale chips. Problemer opstår, fordi IC leverandører ikke er fuldt afprøve SerDes før integrerer det til et design. For ASIC kunder, kræver at reducere omkostningerne i IC-leverandør til at forstå signal integritet spørgsmål, præ-test vigtigt intellektuel ejendomsret (IP), og give testability funktioner i makroer.
Med den kraftige, langvarige afmatning i telesektoren, har virksomheder flyttet deres fokus fra at forfølge avanceret teknologi, der bygger netkapacitet til at levere særdeles konkurrencedygtige tilbud give nye tjenester på en meget lavere pris. Virksomhederne skal udnytte omfattende kommunikation IP-porteføljer og forbedre signal integritet. Med de højere datahastigheder, er SerDes MACROCELL integration en af dagens vigtigste spørgsmål. Integration SerDes funktioner i større, system-niveau ICs sænker system omkostninger i forhold til standalone SerDes enheder. Integration også nedskæringer strømforbrug og forbedrer signal integritet.
For at vinde, skal virksomheder med succes integrere SerDes første gang, og præ-test sikrer, at. Kunderne er krævende at se teste silicium før integration og er i stigende grad deler deres frustration over, at SerDes udbydere ikke er muligt first-pass-succes. Holde omkostningerne nede begynder med med first-pass-succes. Det ender med ramping til produktionsvolumen hurtigt. |
|
| Tilbage til toppen | |
|
