R
romeok01
Guest
Hej, efter en lang analyse af cd Philips DSR 7.201, lykkedes det mig at finde ud at forbinde JTAG interface.
Processor, som er baseret på DSR 7.201 er STI7109
Bly JTAG Jeg fandt beskrivelse af CPU STI7100,
er processorer i samme familie, så de har samme exit JTAG.
Views CPU STI7100<img src="http://obrazki.elektroda.net/41_1245537685_thumb.jpg" border="0" alt="Philips DSR 7201 - JTAG - Error reading from IRD (DCU Peek)" title="Philips DSR 7.201 - JTAG - Fejl ved læsning fra IRD (DCU Peek)"/> Wyprowadznia den JTAG interface er:
Citat:
D22 TDI og 3,3 CPU'er debug-port og TAP datainput ingen interne pullup eller pull-down modstande
E21 TMS og 3,3 CPU'er debug havn og TAP tilstand vælge
D21 TCK og 3,3 CPU'er debug-port og TAP-ur
D20 NOTTRST og 3,3 CPU'er debug havn og nulstille TAP logik
E22 TDO Omkring 3,3 CPU'er debug havn og TAP dataudlaesning
Processor, som er baseret på DSR 7.201 er STI7109
Bly JTAG Jeg fandt beskrivelse af CPU STI7100,
er processorer i samme familie, så de har samme exit JTAG.
Views CPU STI7100<img src="http://obrazki.elektroda.net/41_1245537685_thumb.jpg" border="0" alt="Philips DSR 7201 - JTAG - Error reading from IRD (DCU Peek)" title="Philips DSR 7.201 - JTAG - Fejl ved læsning fra IRD (DCU Peek)"/> Wyprowadznia den JTAG interface er:
Citat:
D22 TDI og 3,3 CPU'er debug-port og TAP datainput ingen interne pullup eller pull-down modstande
E21 TMS og 3,3 CPU'er debug havn og TAP tilstand vælge
D21 TCK og 3,3 CPU'er debug-port og TAP-ur
D20 NOTTRST og 3,3 CPU'er debug havn og nulstille TAP logik
E22 TDO Omkring 3,3 CPU'er debug havn og TAP dataudlaesning