M
moloned
Guest
Under installeret Xilinx ISE 5.2i jeg se om en 10% stigning i forsinkelse for en HW multiplikator baseret design på et 4k -6 hastighed grade anordning, som også omfatter en række lange addere (70-bit), sammenlignet med 5.1i.
Har nogen andre oplevet lignende problemer?
Den største forskel jeg kan se ved hjælp af speedprint nytteværdi er 5.2i frigivelse har PRODUKTIONENS data fra partiet # 1.114 Dec/02 i modsætning til FORUDFASTSATTE data fra partiet # 1.110 Jul/02.
Mit problem er at fortolke data for multiplikatorer og sådan i de rapporter, der genereres af speedprint.Jeg kan ikke ud til at finde tilsvarende timing diagrammer kommenteret med samme faresedler i Xilinx dokumentation.
Har du nogen anelse om, hvor jeg kan finde denne info.?
Har nogen andre oplevet lignende problemer?
Den største forskel jeg kan se ved hjælp af speedprint nytteværdi er 5.2i frigivelse har PRODUKTIONENS data fra partiet # 1.114 Dec/02 i modsætning til FORUDFASTSATTE data fra partiet # 1.110 Jul/02.
Mit problem er at fortolke data for multiplikatorer og sådan i de rapporter, der genereres af speedprint.Jeg kan ikke ud til at finde tilsvarende timing diagrammer kommenteret med samme faresedler i Xilinx dokumentation.
Har du nogen anelse om, hvor jeg kan finde denne info.?