H
haxaan
Guest
Kan du kode følgende i verilog:
Et lavt niveau modul i mit projekt har en input bus på 11-bit og en bus ud af 22-bit.For det første er jeg nødt til at få de 2's supplement til de input og derefter ganges med den oprindelige indgang.
THX
Et lavt niveau modul i mit projekt har en input bus på 11-bit og en bus ud af 22-bit.For det første er jeg nødt til at få de 2's supplement til de input og derefter ganges med den oprindelige indgang.
THX