S
shashikumar.22
Guest
Hej Jeg skal til at designe layout af omkring 45 nm. Kan nogen hjælpe mig i de generelle spørgsmål relateret til det. tak!!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
45 nm layout udfordringer - hjælpe mig i den generelle spørgsmål
V
varma_cs012
Guest
Pr. min viden, kommer til at ned-teknologier, efter at nogle af de spørgsmål, vi kritisk at finde ud af .... 1. WPE 2. LOD 3. Tæthed. 4. Masser af DFM og Udbytte regler. 5. Flere konservative OPC regler. Det er op til 65nm. Men der kommer til særligt 45nm, I nogle af de støberier hørte jeg at der er problemer med Dummy poly brug og forskellige typer af afstande for forskellige typer af Power metal ... osv. .. Men jeg er ikke sikker på præcis, hvad der er de kritiske spørgsmål ...!!!
D
deepak242003
Guest
føje til, at NBTIin PMOS, HCI (hot carrier injektion) i NMOS effektivt, offset hot spots ... routng skal være mere offset friendlythan 90nm eller tidligere ..... Ud over at PBTI ... ved 45 lækage er også mere udbredt og sti modstand (parasitter) er mere kritisk på grund af skalering
S
shashikumar.22
Guest
: D tak Varma og Deepak. Kan nogen venligst give mig den forebyggende foranstaltning for at NBTIin PMOS, HCI (hot carrier injektion) i NMOS effektivt, jeg mener så vidt angår layout er bekymring
V
varma_cs012
Guest
[Quote = deepak242003] føje til, at NBTIin PMOS, HCI (hot carrier injektion) i NMOS effektivt, offset hot spots ... routng skal være mere offset friendlythan 90nm eller tidligere ..... Ud over at PBTI ... ved 45 lækage er også mere udbredt og sti modstand (parasitter) er mere kritisk på grund af skalering [/quote] Deepak kan du give mere information om disse effekter, som du har nævnt. Fordi jeg ikke klar over disse perfekt .... Prøv også og nævne forebyggelse teknikker også ...!!!
S
shashikumar.22
Guest
her er nogle oplysninger for NBTI.
S
shashikumar.22
Guest
Negativ skævhed ustabil temperatur (NBTI) er et meget stort problem for UDSM CMOS-enheder på grund af dens skadelige effekt på tærsklen spænding og drive strøm. Det er interessant, når der konstant spænding stress er periodisk afbrudt (AC stress), nedbrydning bedres, hvilket gør standard DC stresstest for pessimistiske et skøn over levetid. Gennem bedre modellering af selve apparatet adfærd og bedre forståelse af de NBTI trussel med fortsatte enhed skalering, kan ingeniører minimere effekten af NBTI på fremtidige enheder.