8-bit data til 4-bit encoder (Verilog HDL)

[sickmuse]

De data, der sendes ud fra FPGA er i 8-bit form. Ud fra følgende betragtninger encoder på senderen kredsløb kun kan modtage 4 bits. Forskellige kodning har været forsøgt, men det bare ikke ud til at virke. Nogen har gjort noget lignende før? Eller er der nogen prøve kodninger for dette? Tak! : D

 

[yx.yang]

Kan du sende et 8 bit data i to pakke. Det er: først sende lidt [7:04], og derefter sende lidt [03:00].

 

[sickmuse]

Hvad med at modtage en del? Den DE1 Bestyrelsen kan modtage ganske godt. Men det er vist forkert. Formoder, det skal vise alle de 8-bit i lysdioder, men kun 4 er lys op, og det holder skifter fra MSB til LSB og vice versa. Det lader ikke til at tilføje op de to 4-bit data til 1 enkelt 8-bit.