8bit fuld brugerdefinerede hukommelse design

[kevin Park]

Før designe 512K hukommelse design, har jeg et problem under konstruktion 8bit hukommelse.
Jeg gør layout med Cadence Virtuoso.Jeg havde gjort layout 1bit celle først.Og lavet 2bit celle med 2 tilfælde af 1bit celle, 4bitcell med 2 2bitcell og 8bitcell med 2 4bitcell.
Endelig gør LVS med kaliber (hierarki), jeg havde problemet.Det er, at nogle transistor i 1bitcell er disapeared og flyttede til 8bitcell (set ovenfra).
Er der nogen grund til transistor i bunden plan at flytte til øverste niveau hierarkiet?

Og i hierarkiet design er det ok at krydsfelt mellem to tilfælde?

 

[YESH_23]

kaliber er ikke så effektive, samtidig viser fejl.

det er effektivt i at fange fejl

for eksempel hvis u kort et signal til VDD det vil vise en fejl som redskaber tilsluttet VDD er forkerte

det vil ikke vise netto kortsluttede, men VDD ltself som en fejl

Jeg tror, u fik det

så krydskontrollere ur layout grundigtTilføjet efter 3 minutter:mens tegning skitser af sådanne hukommelse celler og alle dens bedre hjælp virtuso xl

BCZ dens en skematisk styret layout editor som forenkler jobbet

ikke at virtuso bør ikke anvendes

afhænger af .....