Z
z81203
Guest
Hej,
Jeg har lige hørt aldec's riviera.der kunne fortælle mig, hvoraf den ene er bedre, at RIVIERA & modelsim.Er der flere ASIC designværktøjer til blandet sprog (verilog & vhdl) simulator?
<img src="images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />Tak.
Jeg har lige hørt aldec's riviera.der kunne fortælle mig, hvoraf den ene er bedre, at RIVIERA & modelsim.Er der flere ASIC designværktøjer til blandet sprog (verilog & vhdl) simulator?
<img src="images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />Tak.