Afprøvning af LNA.

[cmosbjt]

Flere år siden, jeg designet en LNA i 0.18um CMOS.Da jeg gjorde på wafer måling, jeg har designet output matchende netværk on chip bruger MIM hætte og spiral ind.Plottet i K factor vs freq viste, at k er over 1 i hele frekvensområdet, men det har den laveste værdi af omkring 8 3 GHz.Jeg selv om det skal være sikker, men det var dog ikke: det svinger på 2.9GHz.Nogen fortalte mig i dette forum, at porten output af en LNA er en høj Q node (hovedsagelig kapacitive eller induktive), er det ikke let at blive matchet ved hjælp af on-chip komponent.Mit spørgsmål er:1.
Hvad skal jeg gøre, hvis jeg har brug for at teste min LNA on-wafer?2.
Hvordan man kan undgå udsving i tilfælde selv simulering resultat viser, at det er stabil?3.
Hvis jeg kan måle LNA enten på-wafer eller om PCB, hvad der er den bedste måde at teste designet?Tak

 

[cmosbjt]

Enhver, der kender til det?

 

[dsjomo]

De sagde k> 1 på 2.9GHz, men er S11 og S11 både lavere end 0dB??Har du tjekke B1-faktor?

 

[cmosbjt]

dsjomo skrev:

De sagde k> 1 på 2.9GHz, men er S11 og S11 både lavere end 0dB??
Har du tjekke B1-faktor?

 

[dsjomo]

cmosbjt, plz henvise til Gonzalez's bog, chap.3.6 "simutaneous konjugat match: bilineær sag", og tillæg C.

Under bilineær tilfældet, kan vi udlede simutaneously matchede gammain og gammaout, og B1 svarer til den løsning, reelle del af tælleren.Det skal være positive reelle tal, og K> 1 er kun en NESSASARY krav.(K> 1 B> 0) eller (K> 1 | Delta | <1) er NESSASARY og tilstrækkelige for ubetinget stabil krav.
For en K <1 2-port nettet, er det umuligt at finde en simutaneously konjugat matchet løsning.Nemlig, det er umuligt at matche begge havne.