arbejder med xilinxcoregen

[ahmadagha23]

hej
1-Hvis jeg ønsker at bruge en kerne fra corgen i min vhdl kildekoden, som skridt og mulighed indstilling er nødvendig for at gøre?som designer entery jeg skal bruge (ISE, synplify ,...)?

2-Er alle lederne i corgen synthsizable?3-kender du nogen IP-core-biblioteket for at gennemføre reelle (faste eller floting point) aritmetisk?4-Er absolut IP-kerne bruges som corgen cores?hilsen

 

[kishore2k4]

1.Bare generere den nødvendige kerne i coregen og føje den til din ISE-projektet.Så instantiere kernen fra dine moduler.

2.Afhænger af kernen.Nogle af dem er arkitektoniske funktioner som DCMs, andre kan krypteres netlists etc etc

3.Check out the FPU kerne på www.opencores.org.IIRC, det er skrevet i verilog men det bør ikke være et problem at bruge det.

4.Som Sine-IP-core snakker du om?

 

[echo47]

Den nuværende version af ISE Core Generator omfatter en konfigurerbar floating-point kerne, en sinus, cosinus look-up tabel kerne, og en CORDIC matematiske kerne.Men nogle kerner understøttes kun på visse FPGA'er.

Du skal muligvis installere den nyeste Xilinx ISE IP Update for at få alle de kerner.
http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp