ASIC-til-FPGA

[rakko]

Nogen kender en god ansøgning note eller enginners note for at overføre en eksisterende ASIC Netlist til Xilinx FPGA?

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Overrasket" border="0" />

 

[buzkiller]

Hvis du bruger Certificér, er det ret ligetil.Du behøver kun at ændre din kode, hvis du ønsker at bruge specielle FPGA funktioner som BlockRAM, DCM osv.

Se her på "Godkend" afsnittet: http://www.synplicity.com/literature/index.html

hilsen,
Buzkiller.

 

[robotman]

Ønske det var så let!.rakko, hvad det hastigheden af ure, og hvad er det maksimale antal af logiske niveauer på din side.Dette vil bidrage til at klarlægge den Xilinx del, du vil målrette mod.

Netop afsluttet gør et par af disse mig selv.Hvis du har spørgsmål, PM mig.

robotman

 

[buzkiller]

Ja, robotman, det er så nemt med Certificér, især hvis din model har flere FPGA'er.Normalt prototyper køre ved 1 / 2 ASIC hastighed.Xilinx har 2 familier egnet til ASIC Prototyping: Virtex-E (M) og VirtexII.Virtex-E speedgrade 6 kører lidt hurtigere end VirtexII grad 4.Så medmindre du har brug for nogle særlige kendetegn ved VirtexII, prisen er din største overvejelse.

hilsen,
Buzkiller.

 

[energeticdin]

ya, oplysninger fra u er nyttig