Assura LVS bruger Verilog syntetiseret netlist

[tia_design]

Jeg har et digitalt kredsløb i Verilog systhesized netlist og et layout, der genereres af sted og layout værktøj. Nu vil jeg gøre LVS ved hjælp af Assura i Virtuso Layout værktøj. Så hvordan skal jeg indstille Assura LVS form. Du skal bare vælge netlisf filen og layoutvisning? Efter jeg gjorde dette, fik jeg at vide at der er ingen oplysninger om basale gate, som AND gate og FlipFlop. Nogle mennesker sagde ved hjælp af CDL-fil, men hvordan du kommer i CDL-fil? Tak!

 

[kumar_eee]

Du kan generere CDL netlist ved hjælp Virtuos .. I Virtuos, kan du eksportere CDL nelist for alle slags skematisk kredsløb.