AVHDL simulationusing modelsim

[rogger123]

hvilke ændringer skal jeg gøre med mit nuværende version af modelsim (5,5 b) så jeg kan simulere AVHDL og AVerilog .. Skal jeg have en totaly forskellige simulator eller er der nogen opgradering, der kan løse mit problem ...
fra, hvor får jeg den analoge biblioteker???

 

[wadaye]

Hi rogger123:

Jeg tror, A-HDL er fra @ ltera, og som jeg kender modelsim kun støtte

verilog og vhdl.

 

[rogger123]

er der alligevel, jeg kan bruge modelsim at gøre blandet tilstand simulation???
min nuværende version er modelsim 5.5b

 

[wadaye]

Hi rogger123:

Mener du blandede signaler eller mix-sprog simlate?

Hvis du mener blandede signaler, modelsim ikke kan.Jeg

f du blandet laguage (verilog vhdl), modelsim gøre støtte.Men det
er
afhænger din licens, du skal have blandet laguage funktion.

wang1

 

[rogger123]

Jeg mener blandet signal analog og digital
Jeg gætter modelsim betyder blandet signal simulation

 

[wadaye]

rogger123 wrote:

Jeg mener blandet signal analog og digital

Jeg gætter modelsim betyder blandet signal simulation