Bandgap opstart kredsløb

[ebuddy]

Hej, Jeg forsøger at få mening ud af start kredsløb af denne bandgap reference design, men jeg har ikke været i stand til. Kunne nogen behage hjælp? [/Img]

 

[steadymind]

Jeg er heller ikke sikker på, men jeg ser dette som siden ur op-amp output gives til en inverter lignende struktur en af ​​dem tændes. Dette vil begynde at skubbe strøm gennem PMOS i bandgap BJT og der opstår en ubalance i indgangen af ​​op-amp tvinge den til at tænde. kredsløbet slukker, når PMOS gate går højt ...

 

[rfsystem]

En simpel test, enkel at automatisere, er, at dit kredsløb skal indtaste normal tilstand fra enhver node spænding kombinationer. Hvis du har 9 noder du har mulighed for 512 stater, hvor enten VDD eller 0 bruges som oprindelige tilstand. Nogle af staten føre til høje strømme eller nogle meget kort tid svar. Men der er mulige tilstande, hvor der er tager meget lang eller nogensinde at nå den normale tilstand. Det er forstå som robusthed. Du kan også tjekke dit kredsløb i hånden efter denne metode. Der er en yderligere komplikation, at i nogle situationer als forskydninger spiller en central rolle. Hvis begge knudepunkter "x" og "y" er på VDD og opamp ikke har en start kredsløbet svigter. Der er en klassisk fejl. Din start skal generere en selvstændig strøm, der er slået fra, eller er reduceret i betydning til nøjagtighed, efter bandgap går normal tilstand. The initla strøm skal være så høj, at også en forskydning på opamp er tolerable ... (Der er en en øvelse)