Bandgap reference forbigående analyse

[chungming]

Hi ~ ~

Jeg har et spørgsmål om bandgap reference
Ligesom vedlagte billede
Dette er min forbigående analyseresultat (simulere VDD slukket og på vilkår)
Hvorfor det bandgap spænding overskridelsen er så stor?
(uanset der er opstart kredsløb eller ej)
Min opamp er godt designet.
(gain 80dB, phaseMargin 70, UGF 700kHz, slew rate 0.8MV / s
og bandgap loop vinde 80dB, loop phaseMargin 65, loop UGF 350kHz)

Tak ~!!!!!
Beklager, men du skal logge ind for at se denne vedhæftede fil

 

[rfzheng]

kan være din forsyningsspænding stiger for hurtigt,
og UGF er så begrænset.men i virkeligheden kan forsyningsspændingen ikke stiger så hurtigt.

How about forsyningsspænding stigning i ca 10us
Jeg tror, det vil være bedre.

 

[chungming]

rfzheng skrev:

kan være din forsyningsspænding stiger for hurtigt,

og UGF er så begrænset.
men i virkeligheden kan forsyningsspændingen ikke stiger så hurtigt.How about forsyningsspænding stigning i ca 10us

Jeg tror, det vil være bedre.

 

[Btrend]

Citat:

Hvorfor det bandgap spænding overskridelsen er så stor?

 

[chungming]

Btrend skrev:det er ikke overskrides!

overskridelse er genereret fra lukket kredsløb svar.

men i ur sag, lige efter VDD ramp up, er ur OP mættet!
så løkken

"pause", det er i åben sløjfe tilstand.
Denne form for bandgap arkitektur lider af denne

fænomen.
u nødt til at bremse den respons, eller mindske produktionen modstand knude VBG

 

[Btrend]

Citat:

Jeg har et andet spørgsmål: hvad den første opamp do (pin 1,8,4,2,3) og den anden SW?

 

[chungming]

tak Btrend
Jeg vil forsøge ~!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />

 

[Fahmy]

Jeg tror, det er ikke overskrides.
Denne effekt er simpelthen på grund af kondensator mellem output node og VDD som er dicharged når banen er drevet ned.Derfor, når VDD er drevet op, kondensator tager tid at få nogle fald mellem de to terminaler.
Prøv at mindske kapaciteten mellem output og VDD, og øge kapaciteten mellem output og jorden.

 

[jerryzhao]

Det er ikke overskrides.
Kun du strømforsyning rejse for hurtigt, og du bandgap Cann, t at stabilisere sig på dette tidspunkt.Tere er store kondensator på netto VBG, så det Cann, t løse hurtigt.Du kan kontrollere andre netto punkt, om at stabilisere sig på dette tidspunkt.

 

[rfzheng]

HI, chungming
Der er to måder at reducere denne form for overskridelse
1) at slippe af med kondensator betweent VBG og VDD, da din forsyningsspænding lukke downto nul, så er denne kondensator vil decharge
til nul, men når din forsyningsspænding anledning til 3.5V i et hurtigt
forbigående, vil spændingen i denne kondensator ikke ændre sig pludseligt, så
VBG vil stige, vil forsyningsspændingen formeDd denne form for overskridelse.

2) forsyningsspændingen i den virkelige ord vil ikke stige så hurtigt, så giv lidt tid til at forsyningsspændingen til 3.5V

 

[xwcwc1234]

Hvad er den stigende tidspunktet for levering spænding i den virkelige verden?

 

[TERADYNE]

godt spørgsmål,

 

[jeffsky520]

Supply ramper op i MS-orden tid, tror jeg.

 

[t]

Jeg husker levering ramperne op tid er fra 1us ~ 1ms

 

[layes2]

er, at psrr godt i dette design?