Begynder - Layout teknikker

G

guamak_menanak

Guest
Jeg er en nybegynder i tegning layout, enhver antydning om, hvordan man kan få min viden om layout??Websted eller en bog, kan du foreslå?

Er der nogen layout teknikker snarere end multi-finger og fælles tyngdepunkt??

Pls let me know ....

 
Hej,

Nå her er nogle grundlæggende dundre regler:

1) Brug altid selv lag 2, 4, 6 for horisontale routing og ulige lag 1, 3, 5 for vertikale routing.

2) Din Vdd og vss skinner ske ved hjælp af den øverste metal lag, som den øverste metal lag have lav resisitivity og dermed højere strømbelastning.

3) For matching, enten bruge interdigitized eller fælles tyngdepunkt layout ordningen.Du kan få hjælp til, hvordan dette skal være affattet i en af de bøger om Analog IC design (se Razavi)

4) Læs altid Den Demokratiske Republik Congo og LVS regel dæk, før du begynder med dine layouts.Dette vil give dig en fair værdi af tanken om layout regler.Og nogle fælles transporteres fejltagelser undgås.

5) Hvis du bruger L-redigere, derefter nogle dage før jeg havde set nogle bog om Layout design bruger L-redigere i bogen uploade afsnittet.Prøv at downloade denne her og læse den, inden du begynder.

6) Du skal først og fremmest være bekendt med, hvordan enheder er dannet (betød, hvordan de rent faktisk er fremstillet) som du er den person, der er tegning masken.

7) Hvis du bruger virtuos Layout editor, kan du spørge mig om hjælp.Jeg har omkring 4 måneders arbejde erfaring med dette værktøj.Jeg er stadig en elev ... men det vil give nogle forslag til det .. og kan jeg lære af dig.<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Kølig" border="0" />

Der er masser af dokumentet, at Foundry giver ... Jeg har set på TSMC.Enhed dannelse dokument.Hvis du får denne en Thats ultimative.

9) Der er en mere god pdf på dette websted, som nogle fyr Arun ... "Layout teknikker" sin store dokument ... kan søge denne ene og anvendelse.

Skål,
Gold_kiss

 
Hvilke værktøjer bruger du?

Hvis du bruger rytme, så du sikkert finde tutorials derinde.
Jeg har brugt deres tutorials og følges skridt for skridt, og det var temmelig nyttig.=)

 
Læs design reglen eller design manual, inden du sender din chip til fabrikation.Sidste gang, går vi glip af Antena reglen og ikke kontrollere det.masser af chips mislykkedes.

 
Jeg husker en e-bog er for layout.Det navn er "kunsten at layout" (jeg er ikke sikker på om det præcise navn, sorry).Jeg tror, du kan få mange færdigheder fra bogen.
Held og lykke!

 
1) For start,
er du nødt til at forstå enheden teknologier du vil bruge,
f.eks CMOS.De fleste analoge bøger vil begynde med et kapitel om enheden teknologi og nogle CMOS forarbejdningstrin.Forstå enheden fysik og forsøger at visualisere som lag er på toppen af en anden i løbet af CMOS fabrikationsanlæg.Det hjælper til at visualisere under din maske layout som kun 2D (jeg spekulerer på en dag kadencen mai kommer ud med et 3-D version af layout vi gjorde).
2) For analoge design, Alan Hastings bog anses blandt klassen.
For digital design,
-IC Layout Basics: A Practical Guide
af Christopher Saint, Judy Saint
-IC Mask Design: Essential Layout Techniques
af Christopher Saint, Judy Saint
3) Hvad er du nødt til at overholde de design reglerne i den proces, du vil bruge, kan du drage ud eller listen ned den mindste afstand for hvert lag kan placeres eller overlapper hinanden.Selvom vi gerne vil have vores layout til at være så kompakt som muligt, skal du passe på eletromigation, strømtæthed, unnessary nuværende induktion, crosstalk
mv4) Udfør altid LVS at sikre dit layout er korrekt, som kredsløbet du design.
5) Må post layout simulation fordi den måde, du gjorde dit layout vil indføre unnessary parasitaere i din kreds som vil forringe dit kredsløb ydeevne.Således vil det hjælpe til at forudsige den forringede præstationer af chippen, når færdige modsætning til simualation som er ren ideelle tilfælde.
6) Forbered din egen checkliste for layout og til sidst blive tålmodighed en alarm på dit layout.

 
Efter min mening, jeg tror du bør layout en analog-modul, så du vil få meget viden om layout techniche.

 
Jeg tror, at man kan lære af nogle allerede gjort layout, og få nogle gode forståelse først.

 
Flere gode layout bøger:

1.Kunsten at fremstille Analog Layout af Alan Hastings
2.IC Mask Design: Essential Layout Techniques af Christopher Saint, Judy Saint
3.CMOS IC Layout: Begreber, metoder og værktøjer af Dan Clein

 
Hej

Først er du nødt til at forstå processen og fabrikationsanlæg trin i CMOS.Dernæst skal du have god forståelse i enheden fysik.Vigtigste praktiske færdigheder .... start laver fra celle layout derefter blokere niveau layout og til sidst fuld chip layout.

 
en anden bog er IC layout grundlæggende, forfatteren er den samme som IC MASK design

 
Være bekendt med de design regler først.Prøv også at bruge den pcell så meget som muligt.

 
Her vil jeg knytte en lille layout bog, der kommer med MyCad installation.

Ikke har de TOC men omhandler grundlæggende layout af CMOS-og andre porte DRC LVS etc. ..
Beklager, men du skal login for at se denne tilslutningskrav

 
Jeg er en nybegynder af layout, jeg vil gerne stille et let spørgsmål.nu er jeg designe et LNA i annoncer, sidst jeg dont kende hvor hen til layout, og som værktøj jeg skal bruge.og et andet spørgsmål er, at kredsløb konstrueret kadencen kan fremstilles på fabrikker?thanks in advance!Kind regards!af Edmund

 
Hvis du ønsker at gøre fuld brugerdefinerede layout design, du har brug for:
kadencen Corporation's software virtuos er bedre end andre.

Hvis du ønsker at gøre plads & rute, skal du bruge:
1.synopsys' s Astro
2.cadence 's socencounter
er også godt værktøj

 
Laker er meget godt redskab til brugerdefineret layoutdesign også

 
HI Winagain
De har nævnt om Synopsys Astro for P & R.Således jeg ønskede at vide do u have nogen idé om, hvordan du kan bruge dette værktøj.I øjeblikket er jeg læring Astro.Jeg vil gerne forstå format for de forskellige filer som r kræves for det.
Eg

2) GDSII filer (. GDS)

3) TDF-filer (. TDF)
4) Pad orientering oplysninger i en (. CLF-fil)

5) En begrænsninger fil (. SDC), der indeholder timing begrænsninger og ur definitioner

6) Edif netlist fil (. EUF), der indeholder tilslutningsmuligheder oplysninger

7) Design databasefil (. Db), der indeholder netlist, timing, og design regel begrænsningerThanks in advance

 
Thomas Hornak et al. "Et billede-afvisning mixer og vektor-filter med 55-db image forkastelse over processen, temperatur og transistor mismatch" JSSC, vol..36, no.1, januar 2001.Lagt efter 6 minutter:Undskyld, jeg svarede forkert.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top