behov for akut hjælp til Xilinx FPGA!

[EDA_hg81]

Ved et uheld, har vi tilsluttet Vcco for LVDS output signaler fra 2.5V til 3.3V på PCB.

Vi har stadig kan tildele den signaler til LVDS niveau inden for programmet, men I / O-spænding ved udenfor er 3.3V.

Hvad vi skal gøre for at rette dette?

Vi har ikke tid til at ordne PCB.

Eventuelle forslag er værdsat.

 

[Gunship]

EDA_hg81 skrev:

Ved et uheld, har vi tilsluttet Vcco for LVDS output signaler fra 2.5V til 3.3V på PCB.Vi har stadig kan tildele den signaler til LVDS niveau inden for programmet, men I / O-spænding ved udenfor er 3.3V.Hvad vi skal gøre for at rette dette?Vi har ikke tid til at ordne PCB.Eventuelle forslag er værdsat.