betænkeligheder ved simulering resultater på PN & NP foldet CASC

A

allennlowaton

Guest
Good Day fyre ... Venligst dele dine værdifulde tanker om dette ... Jeg lavede simuleringer omkring PN (PMOS-NMOS) foldet cascode samt NP (NMOS-PMOS) foldede cascodes ... Og DC analysen interesserede mig mest ... Jeg har nogle spørgsmål, der synes at genere mig ... (RD-og jeg har er strømkilder i mine simuleringer) Her er diagrammer: Her er mine koder: Her er de DC analyser: Håber du kan hjælpe mig med disse fyre ... Mange tak på forhånd ...
 

Welcome to EDABoard.com

Sponsor

Back
Top