biblioteker og pakker i VHDL

[melexia]

Hej, jeg designe en kode i VHDL, som vil indeholde en UART (custom made). I dont ønsker at bruge, at UART kode som komponent, som det vil ad op med en liste over de koder i mit projekt. Kan nogen fortælle mig, at det er muligt at kalde en kode som en funktion i koden. Jeg læste pakker og biblioteker, men hvad jeg har fundet er 1. I pakker du kan ikke sende begivenheder (som i C kan du sende noget med funcion) 2. biblioteker er begrænset til det projekt, de er lavet, og u kan ikke bruge den i et andet projekt direclty. Please help tak

 

[devas]

Hej, kan du bruge en funktion eller procedure til at samle et stykke kode, som du ønsker at genbruge. Du kan bruge vente udsagn i en procedure, ikke i en funktion. En pakke indsamler fælles definitioner, f.eks konstanter, typer, komponenter, funktioner, procedurer. Hver enhed (enhed, pakke, konfiguration) er opgjort til et bibliotek. Du kan genbruge et bibliotek i hvert projekt, du ønsker. For eksempel kan du oprette en 'virksomhed' pakke med nogle generelle erklæringer og en 'virksomhed' bibliotek. Kompiler virksomheden pakken til dette bibliotek, og medtage dette bibliotek + pakke med biblioteket og bruge udsagn i enhver enhed erklæring. Devaer

 

[melexia]

Takket devaer Jeg vil helt klart prøve det

 

[TrickyDicky]

Et bibliotek i VHDL indeholder både enheder og pakker. Pakker er blot en gruppe af nyttige ting, du ønsker at genbruge, men IKKE hardware beskrivelser. Hardware-beskrivelser er altid indeholdt inde enhed / arkitektur par. Du kan ringe til i så mange biblioteker som du ønsker, at alle andre design enhed. Jeg vil anbefale at du glemmer completly om komponent erklæringer og komponent pakker, som de har været stort set overflødigt, da VHDL 93, bruge direkte eksemplifikation i stedet sådan her: my_inst: enhed my_lib.my_entity generisk kort () port kort (); Fordelen ved dette er at du dont nødt til at opretholde en komponent bibliotek (eller endnu værre - en komponent erklæring i hver fil) og port / generiske misforhold samles op i compileren snarere end at gå halvvejs igennem syntese før komponent / enhed, paradoksproblemer er bemærket.