Big problem i SRAM?

[Realtek]

I skriver SRAM tilstand
finde alle de kolonne (det samme ord linje) smule synes at være påvirket.
(Ex: ord linje = 2, skrive lidt linje 5 = 1, (2,5) = 1,
derefter, hvis (1,4) = 1, (2,4) = 0, når de skriver (2,5) = 1you vil finde (2,4) = 1) og (2,5) = 1.
hvis skrive (2,5) = 0, stadig finde (2,4) = 1) og (2,5) = 1.
==> Synes (2,4) er blevet påvirket af neighber celle (når ordet linje er valgt)

men hvis forsinke skrive cyklus (# 100 ms) hastighed (NCS (chip select) bredde er den samme, men forsinkelse perioden mellem to NCS)
(2,1), (2,2), (2,3), (2,4), vil ikke blive påvirket af skrive (2,5),
forsinke skrive hastighed alt er OK (men behøver forsinkelse 100ms ==> for lang), så jeg tror, det SRAM kredsløb er OK, men synes har nogle meget store kondensator
effekt vises i min SRAM.Er nogen SRAM mester kan gætte, hvad der sker med min SRAM???

 

[Nitu]

Jeg er ikke en SRAM master ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

Men jeg har set nogle SRAM design ....
Jeg kan hjælpe dig incase u kan besvare følgende forespørgsel ...
1.Er hukommelsen selftimed ....
2.Mens skriver i 5 kun 4 ændringer eller 3,2,1 også ændringer ...
3.Skrivning af 1 er problemet eller 0 er også det problem ...sige 1 skaber problemer på 4, så skal du gøre 0 skaber også problemer på 4 ...
4.Venligst se også fortælle om indholdet af andre celleforandringer uanset om der tidligere data ...

 

[Realtek]

TKS til Nitu

1.Er hukommelsen selftimed ....
==> Ingen
2.Mens skriver i 5 kun 4 ændringer eller 3,2,1 også ændringer ...
==> Ja, men ikke skrive 1 og derefter 1,2,3,4, alle bliver '1 '

3.Skrivning af 1 er problemet eller 0 er også det problem ...sige 1 skaber problemer på 4, så skal du gøre 0 skaber også problemer på 4 ...
==> Både '1 'eller '0'

4.Venligst se også fortælle om indholdet af andre celleforandringer uanset om der tidligere data ...
==> Jeg har en test (wordline, bitline)
(6,1,) = 0, (7,1) = 0
(6,2,) = 0, (7,2) = 1
(6,3,) = 1, (7,3) = 0
(6,4,) = 1, (7,4) = 1
Det skriver (7,5) = 1
derefter finde
(6,1,) = 0, (7,1) = 0
(6,2,) = 0, (7,2) = 0
(6,3,) = 1, (7,3) = 1
(6,4,) = 1, (7,4) = 1
(3.3V)
men når forsinkelsen # 100ms
mellem skrive (1,5), (2,5), (3,5), (4,5), (5,5), (6,5), (7,5)
(de skriver så er wordline , bit) ...
så SRAM er OK
så det er lidt ligesom alle smule vil blive påvirket af de samme bit linje data
men det er tidligere bit eller første bit eller næste bit (i samme bit linje)
Jeg er ikke sikker på, jeg kun kan være sikker på (gæt) er ikke påvirket af de data, jeg skriver (1 eller 0)?

 

[kwkam]

Kan du forklare mere om den fysiske struktur SRAM celle.Er det 4T eller 6T celle.For 6T celle, har jeg aldrig se sådanne ting.Af den måde, har du beregne substrat modstand og udsivning stien til opbevaring knude.

Hvis du har kontrolleret, at dine ord og kolonne afkode har ikke noget problem.Du har bedre kontrollere SRAM celle.

 

[Nitu]

Hej.
Ovenstående bemærkninger kun foreslår (som du har sagt tidligere), at problemet kan skyldes at være af meget stor kondensator (VDD og GND mesh capacitances) og meget høj modstand, som er sluttet til VDD og GND jernbane.
Jeg ved ikke, hvordan har routes din chip eller hukommelsen, men det lader til, at i løbet af skrive en VDD kondensator af SRAM modulet blive afladet, og nu er behov for et stykke tid for at få opladet igen.
I tilfælde af at du ikke gør det muligt at få skiftet fuldt ud, kan du forvente nogle SNM spørgsmål, som er synlig i din sag.

Så jeg vil foreslå, tjekke modstand af VDD forbundet med masken.
Jeg har også visse tvivl om input maske i hukommelsesmodul.Denne interne net er måske ikke godt der, og vi kan forvente meget høje IR dråber ...

 

[dasong]

Jeg vil desgn den sram, der kan fortælle mig nogle grundlæggende bog om det

 

[Snoy]

dasong skrev:

Jeg vil desgn den sram, der kan fortælle mig nogle grundlæggende bog om det