BIT fyld ........

[rakesh_aadhimoolam]

Hello everyone .............

Jeg lavede et program om "bit stuffing "....
Q er "Design en smule Stuffer. Kredsløbet tager serielle data og giver serielle data ud. Hvis der i den indgående strøm fem på hinanden følgende 1's eller 0 er der påvises end et '0 'eller '1' indsættes i åen henholdsvis"

Jeg forsøgte at gøre følgende program, men selv om smule fyld er forarbejdet, men
næste bits, der er indtastet igen en smule tab ..

Hvordan kan jeg rette op på det?LIBRARY IEEE;
BRUG ieee.std_logic_1164.ALL;

ENTITY BitStuffer IS
PORT
(Serial_in: IN std_logic;
RST, CLK: IN std_logic;
serial_out: IN std_logic;
);
SLUT BitStuffer;

ARKITEKTUR Arch of Bitstuffer IS

begynd
proces (CLK, rst, serial_in)
variabel temp1: std_logic (4 downto 0);
variabel stuffbit: std_logic;
Variablen count: heltal mellem 0 og 4;
begynd
if (rst = '1 ') then
temp: = '0 ';
serial_out <= '0 ';
count: = 0;
elsif (clk'event og clk = '1 ') then
tilfælde serial_in er
hvor 1 =>
for jeg i 0 til 4 loop
temp (i): = temp (i 1);
temp (4): = serial_in;
count: = count 1;
if (count = 5), derefter
stuffbit: = '0 ';
anden
count: = '0 ';
END LOOP;
hvor 0 =>
for jeg i 0 til 4 loop
temp (i): = temp (i 1);
temp (4): = serial_in;
count: = count 1;
if (count = 5), derefter
stuffbit: = '1 ';
anden
count: = '0 ';
END LOOP;tak .............

 

[tkbits]

Du vil miste bits, hvis du ikke kontrol flytning (ekstern til BitStuffer) af serial_in.Du er nødt til at forhale serial_in smule strøm for at give tid til at indsætte hver enkelt af de udstopning bits.
Senest redigeret af tkbits den 17 juli, 2006 5:03; redigeret 4 gange i alt

 

[bansalr]

Brug pipeling metode til at undgå tab af data.Registrer indgang, så u vil have en data i lagring og en data på linjen.