Bog til Verilog Syntese hjælp Synopsys Design Compiler

[knataraj]

Hej! Jeg har brug for en bog, der lærer mig hvordan man kode og syntetisere Verilog hjælp Synopsys DC. Jeg har brug for noget lignende Weng Fook Lees VHDL bog baseret på Synopsys. Eller hvis der er nogle online materiale, eller en tutorial, der giver mig et overblik over DC for at køre Verilog, som ville være fint også. Jeg prøvede kodning Verilog og endte med at have nogle fejl og nogle kommandoer som "indledende" ikke blive accepteret. På forhånd tak!

 

[sarath51]

Der er nogle bøger lagt på dette forum som HDL chip design af Smith og Verilog syntese primer af J basker og Adavanced ASIC syntese bog. Kombinationen af ​​disse tre bør være i stand til at få koden og køre fm shell

 

[nemolee]

Jeg giver dig et råd. Du er bedre til at lære syntetiseret Verilog end sythesis bruge værktøjets compiler, hvis du er den første tid til at studere HDL-sprog. Og du vil lære at kode den syntetiserede Verilog, en bog er for din reference. Jeg lærte sythesized Verilog og adfærd Verilog fra denne bog. Bogen hedder "A guide to digital design og sythesis, Samir PALNITKAR, SunSoft Tryk på"

 

[jinruan]

Du kan læse Synopsys tutorial bog eller papir. Det er helt.

 

[xiongdh]

de Synopsys on line dokumentet er meget good.also værkstedet.

 

[stormwolf]

Først, læs værkstedet, skal du gøre lab. Læs derefter Synopsys userguild.

 

[smith_kang]

hi for dit emne læse Advance ASIC-syntesen ved Himanshu Bhatnager.he har forklaret mht. til Synopsis designcompiler og prime time alle de bedste

 

[crazy_man]

Advance ASIC syntese Ved Himanshu Bhatnager er en fremragende bog for at have et samlet overblik på Synopsys flow ... Den sysnopsys tutorials kunne være til stor hjælp, samt ..

 

[bluebyte]

du kan først læse denne bog, "Verilog HDL Syntese: en praktisk primer" af J. Bhasker. Så "Avanceret chip syntese ... (anden udgave)".

 

[ken_80]

Du kan læse Synopsys er Verilog HDL synthsis tekst, som vil fortælle dig, hvordan du skriver i Verilog og systhsize.But jeg synes du skal først læse simpel bog om Verilog og testbench.The spørgsmål, du beder om, er den mest enkle fænomen i IC logik desing.

 

[gaonkc]

Du kan læse Verilog HDL-syntese og Synopsys solgt dokument.