Cadence Virtuoso for blandede signaler design

[elek-eng]

Hi guys

Jeg agter at bruge Cadence Virtuoso i mixed-signal Design

mit spørgsmål er om den digitale del

hvordan en digital blok er indsat i arbejdsområdet

det bruges som en blok af vhdl eller verilog fil med I / O-porte i kontakt med de analoge dele

eller indsættes som en syntetiseret Netlist genereret for Synopsys DC eller Cadence støder

generelt, hvordan forbinde den digitale del med de andre anakog deletak alle

 

[AdvaRes]

elek-dk skrev:

Hi guysJeg agter at bruge Cadence Virtuoso i mixed-signal Designmit spørgsmål er om den digitale delhvordan en digital blok er indsat i arbejdsområdetdet bruges som en blok af vhdl eller verilog fil med I / O-porte i kontakt med de analoge deleeller indsættes som en syntetiseret Netlist genereret for Synopsys DC eller Cadence stødergenerelt, hvordan forbinde den digitale del med de andre anakog deletak alle

 

[elek-eng]

AdvaRes skrev:Hej,

I dont know, hvis det er muligt at gøre det med candece Virtuoso men jeg ved, at Synopsys Saber kan gøre det.

 

[AdvaRes]

elek-dk skrev:AdvaRes skrev:Hej,

I dont know, hvis det er muligt at gøre det med candece Virtuoso men jeg ved, at Synopsys Saber kan gøre det.

 

[jbeniston]

Typisk du vil importere en post-layout Verilog Netlist og DEF-fil.Den Verilog Netlist bruges til at skabe en skematisk og DEF layoutet.Du kan derefter instantiere dette som du ville enhver anden celle i dit design.