CMOS diff par mismatch

D

dsula

Guest
Hej,
Jeg har en NMOS diff-pair, der udviser en vis modregning.Denne forskydning er afhængig af input fælles tilstand.Jeg har svært ved at forklare denne virkning.Nogen kende?Hvordan kan jeg undgå dette?Jeg bryder mig ikke meget om modregning af diff par, men jeg bryder mig om at kompensere for ikke at ændre på tværs af en stor fælles-mode input rækkevidde.

Eller at give dig nogle numre.(Diff par er anvendt i en enhed vinde single ended møller op-amp)
Jeg bias input til 2V, og jeg måle 5mV på outputtet.
Jeg korte input til 3V og jeg måle 8mV på outputtet.

Tak til alle for enhver tanke om dette.
ds

 
Det er simpelt:

Det opvejes af en NMOS par afhænger af matchningen af de vigtigste fysiske parametre.Der er

1.Tærskel spænding mismatch
2.Mobilitet mismatch
3.Substrat virkning mismatch

Den fælles mode spænding afhængighed af de tilhørende input offset af NMOS diffpair er kun knyttet til den skævhed, hvis underlaget virkning.Den tærskel spænding af NMOS ændre sig med kilden til størstedelen spænding.Hvis faktor har en mismatch også effektiv tærskel spænding ændrer sig med common mode spænding.

Du kan bruge isolerede NMOS, hvis Avaible, ved at tilslutte den fælles kilde til isolerede bulk.

 
thanks a lot, det er hvad jeg mistanke.
Jeg vil skifte til PMOS parvis og binde den NWELL til halen.

 
dsula skrev:

thanks a lot, det er hvad jeg mistanke.

Jeg vil skifte til PMOS parvis og binde den NWELL til halen.
 
jimway,
with common mode voltage.

Spørgsmålet var, hvorfor udlignet på grund af misforholdet forandringer
med common mode spænding.Læs venligst indlæg!

 
dsula skrev:

Hej,

Jeg har en NMOS diff-pair, der udviser en vis modregning.
Denne forskydning er afhængig af input fælles tilstand.
Jeg har svært ved at forklare denne virkning.
Nogen kende?
Hvordan kan jeg undgå dette?
Jeg bryder mig ikke meget om modregning af diff par, men jeg bryder mig om at kompensere for ikke at ændre på tværs af en stor fælles-mode input rækkevidde.Eller at give dig nogle numre.
(Diff par er anvendt i en enhed vinde single ended møller op-amp)

Jeg bias input til 2V, og jeg måle 5mV på outputtet.

Jeg korte input til 3V og jeg måle 8mV på outputtet.Tak til alle for enhver tanke om dette.

ds
 

Welcome to EDABoard.com

Sponsor

Back
Top