D
dsula
Guest
Hej,
Jeg har en NMOS diff-pair, der udviser en vis modregning.Denne forskydning er afhængig af input fælles tilstand.Jeg har svært ved at forklare denne virkning.Nogen kende?Hvordan kan jeg undgå dette?Jeg bryder mig ikke meget om modregning af diff par, men jeg bryder mig om at kompensere for ikke at ændre på tværs af en stor fælles-mode input rækkevidde.
Eller at give dig nogle numre.(Diff par er anvendt i en enhed vinde single ended møller op-amp)
Jeg bias input til 2V, og jeg måle 5mV på outputtet.
Jeg korte input til 3V og jeg måle 8mV på outputtet.
Tak til alle for enhver tanke om dette.
ds
Jeg har en NMOS diff-pair, der udviser en vis modregning.Denne forskydning er afhængig af input fælles tilstand.Jeg har svært ved at forklare denne virkning.Nogen kende?Hvordan kan jeg undgå dette?Jeg bryder mig ikke meget om modregning af diff par, men jeg bryder mig om at kompensere for ikke at ændre på tværs af en stor fælles-mode input rækkevidde.
Eller at give dig nogle numre.(Diff par er anvendt i en enhed vinde single ended møller op-amp)
Jeg bias input til 2V, og jeg måle 5mV på outputtet.
Jeg korte input til 3V og jeg måle 8mV på outputtet.
Tak til alle for enhver tanke om dette.
ds