CMOS Voltage Limiter

[Ipanema]

Hej, dette er mit første indlæg her.Håber at lære fra jer alle.

Jeg har brug for at designe en høj hastighed (Gbps) CMOS spænding limiter, som kan begrænse produktionen svinge til 1,65 ~ 2.475V hele tiden i 3.3V proces.Pls hjælp.TK.<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

 

[hrkhari]

Prøv at bruge begrænsning forstærker faser, som i grunden er kaskader version af differential forstærkereRgds

 

[Ipanema]

Hej, tak for dit svar.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />LA, at jeg kender kun består af overlappende diff amp.Det vil begrænse den lavere swing, hvis NMOS diff par er brugt, men hvordan kan jeg garantere swing (øvre og nedre grænse) og offset på tværs af temperatur og proces variant?Pls lade mig vide, hvor LA arkitektur, ur taler om, eller endnu bedre, hvis du kunne give mig banen også.
Jeg har i tankerne at bruge en form for spænding klipning kredsløb, men har undladt at gennemføre hidtil.Nogen råd?

Tak

 

[tlihu]

LVDS har samme specs.til dit design.I LVDS Tx, indeholder det CMFB og bare en regelmæssig OP-Amp.Men for at fastholde en stabil common mode spænding, er der blevet lagt til den digitale side, dvs, at forsøge at holde krydset i D / D-så stabil som muligt.

 

[Ipanema]

Hej, Tak for dit svar.Du har ret om at opretholde den fælles tilstand punkt med CMFB, men swing varierer også sammen med den fælles tilstand punkt, når CMFB forsøger at justere halen påvirke.Bare en tanke fra dit råd, kan vi kombinere den fordel, LA (grænse swing) LVDS / CMFB (konstant fælles mode) = konstant swing og fælles mode?Hvordan man gør det?Nogen råd?

Tak.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />

 

[Ipanema]

Hej, BTW mener du digitale D / D-som LVDS input?

 

[tlihu]

Ipanema skrev:

Hej, BTW mener du digitale D / D-som LVDS input?

 

[Ipanema]

Hej Tak for dit svar.Jeg kan få en god differential input til LVDS føreren.Kan du pls vise mig din skematisk for LVDS driver?Ved at have to haler (øvre og nedre hale), vil det klip spændingen sving og samtidig bevare den fælles tilstand niveau med CMFB?

Tak.