constraint migration fra 130nm til 90nm

[shavakmm]

Jeg har design, for hvilket jeg har begrænsninger og scripts målrettet for 130nm.Nu er mit krav er at målrette det til 90nm libs.Er der nogen tommelfinger regel til at ændre disse begrænsninger skrevet til 130nm design til 90nm kompatibel?

 

[vikas_33]

Jeg tror, at hvis ur flytter til 90 nm sandsynligvis hyppighed af designet vil også stige.

 

[paulki]

Hej,
Hvis du er en frontend-fyr, der intet behov for at bekymre sig om, hvilken teknologi migration del (Samme RTL Design og Verifikation Miljø kan bruges).
På et frekvens også vil være det samme.(Det meste af tiden med den teknologi migration performance forbedringer i form af Område / Speed / Power også vil være et kriterium).
Hvis du er en back-end fyr, er billedet anderledes, alt hvad du behøver at ændre, etc gerne TECH_Libs, Samarbejdsområde, Power beregninger, Signal Integrity (SI), Udbytte
mv ......-Paul

 

[shavakmm]

Jeg har slack på -0,6 (prelayout )...... jeg skal nå nul!
Derfor tænker jeg, hvis jeg kan få præcis (eller næsten nøjagtig ..... fordi intet kan være nøjagtige .. sin alle projektkonkurrencer specifikke!!) Constraint værdi egnet til 90nm Jeg kan opnå bedre timing .....

Ved ved jeg syntese PowerPC-processor som en del af større SoC

 

[Kazzam]

Hej Jeg er spændt på at vide, hvad er du ved at designe .......
Må jeg ved, hvad er det ??????
shavakmm wrote:

Jeg har design, for hvilket jeg har begrænsninger og scripts målrettet for 130nm.
Nu er mit krav er at målrette det til 90nm libs.
Er der nogen tommelfinger regel til at ændre disse begrænsninger skrevet til 130nm design til 90nm kompatibel?

 

[shavakmm]

Dens PowerPC baseret SoC ....
Vi har blød kerne undersøgelsesperioder.
Foranstaltning (sin lille gamle!) Opnået er målrettet til 130nm ....
Nu har samme bløde borekerner er vant til at gennemføre SoC i 90nm .....
så dette er baggrunden historie ...!!!

 

[Kazzam]

stor!tak for de oplysninger ..........shavakmm wrote:

Dens PowerPC baseret SoC ....

Vi har blød kerne undersøgelsesperioder.

Foranstaltning (sin lille gamle!) Opnået er målrettet til 130nm ....

Nu har samme bløde borekerner er vant til at gennemføre SoC i 90nm .....

så dette er baggrunden historie ...!!!

 

[jbeniston]

shavakmm wrote:

Jeg har slack på -0,6 (prelayout )...... jeg skal nå nul!

Derfor tænker jeg, hvis jeg kan få præcis (eller næsten nøjagtig ..... fordi intet kan være nøjagtige .. sin alle projektkonkurrencer specifikke!!) Constraint værdi egnet til 90nm Jeg kan opnå bedre timing .....Ved ved jeg syntese PowerPC-processor som en del af større SoC