DAC glitces

S

stsiligg

Guest
Jeg atempt til at konstruere et signal med 17 forskellige spændinger.Hvad man kan observere på signalet er glitces i begyndelsen af hver analog spænding og mere specifikt mere stressfull når amplitude af tidligere spænding har stor forskel fra amplitude på nuværende spænding.Er der nogen, der kan hjælpe mig? Se dette billede til at forstå hvad jeg mener
Beklager, men du skal login for at se denne tilslutningskrav

 
Hvad er arkitektur DAC?
Har du brug binære vejede elementer?

 
Arkitekturen i DAC er TTL (DAC0830) og naturligvis den inpput oplysningerne er binære.

 
Jeg selv om det var en DAC du designe.
Normalt fejl ske, når du overfører mellem digitale koder på grund af misforholdet mellem elementer.

Men et godt design skal sikre minimum overgangen mellem forskellige input digitale koder.Beklager, ingen anelse her

 
Hvis du zoome ind på de fejl, du vil sandsynligvis se, at det indeholder suppresed svingning på en frekvens, at kyster til 0 efter få ηs eller LS.Hvad sker der på alle skarpe kanter, du har bredt spektrum af frekvenser afhængigt af hastigheden på din produktion og når denne impuls hits enhver resonanskredsløb det vil ophidse den på det resonansfrekvens, samme som når hammer hits klokken.Større forskel i spændingsniveau, sværere hammer hits klokken, slags taler.Også, hvis bølge rejser langs spor eller kabel, der har en impedans og hits forskel i impedans, del af denne bølge vil afvisningsprocent tilbage.Hvis du har to eller flere af denne impedans "bumps", bølge vil afvisningsprocent mellem dem indtil alle runder er absorberet, som bølger i dammen, når du kaster sten i den.Hvis du afbryder alt fra produktion af dine DAC og måle, at produktionen med godt kalibreret probe og rækkevidde, bør du se meget rene kanter.Hvis du stadig ser dette, hvad der ofte kaldes "ringen", problemet sandsynligvis ligger i DAC selv.Tilføjes efter 13 minutter:Jeg har lige set, at du indsendt som DAC du bruger, i tilfælde af DAC0830 du har setling tidspunktet for 1ľs, så hvis din rækkevidde skala vist er 200ľs/div, 1ľs handler om retten til denne DAC.Se bort fra min tidligere post som denne er på grund af din DAC.Du kan prøve at bruge lavpasfilter og / eller DAC med hurtigere setling gangen, eller du kan koble din DAC output med skifte før skiftende niveau og tænde den efter DAC har afvikles den nye plan.Hvis parasitisk kapacitans er ikke nok at holde niveauet for perioden, når du afbryder DAC, tilsættes små kondensator.

 
Hey de fejl i en DAC også opstå på grund af timingen mismatch.Hvis du laver et design til DAC, så vil du gå til den interne og kigge efter en mere optimal kobling ordningen.

Den fejl er meget høj i tilfælde af en større spændingsændringer fordi node capacitances skal udledes / opladet til det næste niveau.Hvis du ikke kan levere strøm til opladning / udleder en node, så vil du bemærke disse fejl.

 
Jeg vil gerne vide, arkitektur anvendes til dette DAC ..?Er det en binær vejede DAC eller unary?Jeg synes, det er en binær DAC dac fordi den største fejl ske, når den skifter fra lavere til øvre, at der er masser af switche er nødt til at ændre deres state.We kan mindske problem magt ved at konvertere nogle af de øverste bits til unary arkitektur ved med et termometer kode stil eller matrix metode.

 
hi der antage,
at din dac er en indbygget type, har du et lavpasfilter, før du tager output?normalt uden buffer, vil du se glithes uden tvivl

 
hej,
u kan bruge en deglitching kredsløb eller du kan vælge korrekt segmatation mellem Unary & binær at have minimal fejl.

rgds
raags

 
stsiligg wrote:

Jeg atempt til at konstruere et signal med 17 forskellige spændinger.
Hvad man kan observere på signalet er glitces i begyndelsen af hver analog spænding og mere specifikt mere stressfull når amplitude af tidligere spænding har stor forskel fra amplitude på nuværende spænding.
Er der nogen, der kan hjælpe mig? Se dette billede til at forstå hvad jeg mener
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top