[DC] Hvorfor mere område == god timing?

[davyzhu]

Hej alle,

Min ven fortalte mig, hvis du ønsker at få god timing, du har at gøre ASIC med mere areal, er det rigtigt?

Af den måde, jeg har læst en bog (Advanced.ASIC.Chip.Synthesis), det sagde "For alt for begrænset design, DC forsøger at syntetisere" Lodret logik "for at opfylde de stramme tidsplan begrænsninger.

Kode:

***

* *

* *

* *

***

 

[spauls]

til balane tider DC har til at opdele logik, så området er mere.

 

[silencer3]

lodret logik betyder, at reducere logiske niveauer er der ved at reducere multikombinerbare muligt, samtidig med at tilføje nogle logik.SO, dette forbedrer timingen.Dette er, hvad min ide er.

** Hvad angår "mere Område = god timing", der er et crossover point.på dette punkt, vil incresed området sætte belastning mere på design og dermed øge den forsinkelse, der ved at reducere frekvensen.denne selvladende på grund af overdreven område.så området også bør ikke øges netop sådan.