der kan fortælle mig forskellen mellem to støberi for den samme 0.5um CMOS proces!

[macaren]

For eksempel har jeg en IP, der er designet baseret på den TSMC 0.5um CMOS proces, og nu vil jeg til at designe nye chip, som vil blive optaget ud på kortlagt, Så jeg vandre processen kløften mellem dem, der kan fortælle mig? bare en lille forskel?

 

[Milad-D]

Som du sagde en lille smule, og jeg så en lille forskel i passiv komponent. (Pirting fra TSMC til st 65nm)

 

[macaren]

Tak, Milad, hvis jeg ikke vil ændre TSMC CMOS 0,5 um baseret design, bare layout verificaiton (DRC). og derefter tapa af denne disign på kortlagt, kan man evaluere chip resultater?

 

[dgnani]

Der vil være forskelle i DRC regler fortrinsvis mindre. Langt vigtigere vil være forskelle i kræves tapeout lag, logiske operationer og streame kort: f.eks TSMC tilstedeværelsen af visse lag helt undertrykker automatisk generering af associerede lag TSMC kræver som regel tapeout af både N og P implantater mens IBM stammer n implantater. .. Meget let at få en ubrugelig stykke silicium tilbage. Selv skiftende PDK eller design hus for de samme støberi er tilstrækkeligt til at lave rod i helt din tapeout.

 

[jeevan.life]

Bedre du tjekke det lag kortlægning, før du går videre med tape ud .. og den regel, der kan være anderledes .. Det er ikke tilrådeligt at gå videre med din plan uden grundig kontrol.