F
floatgrass
Guest
Jeg ønsker at designe min idé, så jeg har brug for en standcell lib for Synopsys og Verilog simulation lib, så hvem kan give mig mange tak.
C
cnz
Guest
hvis du kun skal bruge standard-celle lib til at study.you kan bruge lsi_10k.db i Vejviseren $ Synopsys \\ core \\ biblioteker \\ SYN \\
F
floatgrass
Guest
Egentlig synes jeg bruge class.db og class.lib, men jeg kan ikke gøre timing simulation efter synthesis.so Jeg kan ikke afslutte mit design flow.
V
vsop
Guest
fortælle mig hvor jeg kan uploade, hvad du har brug for. Jeg kan sende dig "\\ a \\ m \\ i" & "\\ a \\ t \\ m \\ e \\ l" Verilog & Synopsys biblioteker.
V
vsop
Guest
Jeg er færdig med u / l til "20 dage uploads & downloade filer", nyd dem!
U
univer_solar
Guest
Hej, gør Hvilken type u brug for? Jeg har standard celle lib til syntese, TSMC og UMC. Hvis u bruger Synopsys u vil bruge type. Lib Hvis u har brug for, så kontakt mig via tthieu@fetel.hcmuns.edu.vn Venlig hilsen.
W
wakaka
Guest
hey, jeg har brug for TSMC 90nm standard celle lib for Synopsys. Yderligere IO og hukommelse ville være godt også 