Desi * GN F * eller T * es * t

E

efundas

Guest
Jeg har brug for den fuldstændige detaljer med hensyn til Desi * GN F * eller T * es * t for AS * ICS.
Jeg ville være taknemmelig, hvis nogen kan give mig den fuldstændige oplysninger om dette eller et link, hvor jeg kan få den fuldstændige detaljer.
Jeg havde forsøgt at gå * og * l søgning, men jeg kunne ikke gøre ud af, hvad der var relevant og hvad der ikke er relevante.
Thanks in advance

 
Design for Test er stort problem, der ikke er nogen enkelt komplet løsning til alt.Hvis du blot ønsker at teste din egen simple logik og brug scanne metode, kan du tjekke denne artikel: Ti Bud af Scan-design, hvis du vil bruge bist for hukommelse testen, er det sædvanligvis af sælgeren.Hvis du ønsker at gøre SOC test, er du nødt til at tjekke P1500 standard og design dit eget prøvningsmetode, som er meget kompleks.

 
"Bibelen" om DFT emne er berømt bog:
Abromovici, Miron, ..."Digital Systems Testing og testes Design" (1990)
men det er måske at teoretical for engenner, der ikke plejer at specialisere sig i dette område

Very nice bog (og enought for alle, der ikke plejer at blev DFT specialist) er:
"Design-for-Test for Digital IC's og Embedded Core Systems" fra Alfred L. Crouch

 
hvis u har denne bog skal du uploade det
takket & regards,
Vikram.

Andromeda wrote:

"Bibelen" om DFT emne er berømt bog:

Abromovici, Miron, ...
"Digital Systems Testing og testes Design" (1990)

men det er måske at teoretical for engenner, der ikke plejer at specialisere sig i dette områdeVery nice bog (og enought for alle, der ikke plejer at blev DFT specialist) er:

"Design-for-Test for Digital IC's og Embedded Core Systems" fra Alfred L. Crouch
 
www.design-for-test.com

Dette websted vil helt sikkert hjælpe dig i denne forbindelse

 
Desi * GN F * eller T * es * t for AS * ICS.
yru skriver dette med "*" i mellem ... nogen SPL betydning??

 
Jeg tror DFT omfatte mang fase,
der er baseret på Ur design mål.ATPG, TFT, LED, bist

 

Welcome to EDABoard.com

Sponsor

Back
Top