Design låsen komparator overveje indgangsspænding

X

xzcv

Guest
Jeg har flere spørgsmål til denne skematiske til deisgn:

1.Hvis jeg vil designe DC 0.9V sammenligne med rampe signal, M1 & M2 jævnspænding bør fastsættes i 0.9V eller VDD / 2 i første omgang?

2.Det net3 bør fastsættes i DC VDD / 2 eller andre dc plan spænding, når design?

3.Burde være (W / L) af M7 & M9 bør være den samme derefter at justere Vg7 & Vg9 med henblik på at reducere systematisk opveje?

4.Det net1 spænding skal være så lavt som muligt (højere end Vth7)?

5.Hvis fjerne M4 & M5, net1 = Net2 = 1V, hvis fjerne M3 og M6, net1 = net1 = 1v, men
når jeg flette dem (M3 &M4; M5 og M6), den net1 spændingen er faldet til 0.85V?hvorfor?

6.Hvis Jeg ønsker at se en fortjeneste, skal jeg se små signaler vinding (brug. Ac?) Eller dc vinding (M1 & M2 sende jævnspænding og brug. Tf?)?

7.when Jeg ønsker at se offset, bør input sættes VDD / 2?Lagt efter 9 minutter:skematisk her

takker

 
1, første skal du vide, at signalet er hurtigt frekvens og opløsning.
2 M1 & M2 DC spænding er bedre til at sætte en 0.9V.
3 net3's DC spænding ikke nødvendigt at fastsætte en nøjagtig spænding.
4 M7 & M9 er ikke den samme type MOS, kan de, t match.
5, hvis du gør dette kredsløb til låsen, ved jeg ikke at se det er gevinst.
6 du skal passe på forholdet M4/M3 eller M5/M6.it <1 eller> 1 er anderledes.
7 du bør være bedre til at læse bogen eller papir om denne type komparator

 
1 bogen "introduktion til CMOS OP-amps og Comparators" u kan reference.
2 Hvis du har designet den produktion som Schmitt udløser, du må hellere analysere Volgate udløse.
3 Omsorg for din ansøgning.

 

Welcome to EDABoard.com

Sponsor

Back
Top