Design spørgsmål i 1.5b plpelin A / D-konverter

[Tahar]

Hej, Mit spørgsmål drejer sig om udformningen af en etape af (1.5b/stage plpeline A / D-konverter) Her er specifikationerne: a / Teknologi 0,18 um CMOS UMC b / [b ] Forsyningsspænding 1.8 V [/b] c / 1,5 bit fase d / Maksimal sampling rate 20 MS / s e / Differensindgang vifte 1Vppd [/u] Denne fase er tradionnaly gennemføres i overensstemmelse at det vedhæftede billede. Du ser, at de vigtigste byggesten i dette design er sub-ADC, sub-DAC, gain og prøve at holde kredsløbet. Kunne du foreslå mig nogle sub-ADC og sub-DAC, gain og prøve hold, struktur for det særlige krav i dette projekt (b /) og (d /), Tak u i forvejen: - )

 

[totoro]

hvorfor ikke henvise til nogle papir eller speciale? den opløsning, du ikke har nævnt er en vigtig faktor for at vælge pipeline arkitektur.

 

[Tahar]

Tja, hvis der er en afhandling eller et papir til den specifikke specifikation, ingen pb. Nu vedrørende løsningen, forventes det, 4 faser, der skulle nå en 10 bit opløsning. Men hvis kun en etape er påkrævet, og vi ved, at vi har brug for 1,5 bit / stage....what kunne være spørgsmålet om at tale med hensyn til samlet løsning? (Jeg er en nybegynder på dette område, dont være overrasket, hvis u se nybegynder fejl)

 

[nxing]

kontrollere nogle specialer fra Berkeley og du vil finde nogen ganske nyttig.

 

[ezt]

Hej. Der er en anden meget nyttig speciale ved siden af Berkeley. finde HUT (Helsinky University of Technology) hjemmeside. Der kan du finde interessante oplysninger om rørledningens ADC design især i Waltari afhandling. Regards, EZT

 

[MLR67]

Hej, EZT du har ret. Du vil være i stand til at finde ADC specialet på denne webadresse: http://lib.tkk.fi/Diss/2002/isbn9512259087/ og andre.

 

[opamp741]

Sub ADC: 3b Flash ADC Sub DAC + Gain: Switched Cap Forstærker + adder + Subtartctor forforstærker for SH + Gain: Cascode forstærker med eller woithout 2. trin (afhængig af UR gevinst req) Comparator til flash: Preamp efterfulgt af låsen spørger mig, om u HAV nogen tvivl .. [Size = 2] [color = # 999999] Lagt efter 2 minutter: [/color] [/size] [quote = yibinhsieh] her er et speciale for pipieline ADC. Håber det vil hjælpe dig. Yibin. [/Quote] for flere data om pipeline ADC gå til http://kabuki.eecs.berkeley.edu/adc/adc.html

 

[tuza2000]

hvorfor du valgte 20ms / s?

 

[manissri]

u kan gå for umaine universitetet og finde tesen om socklingum umaine.edu / VLSI

 

[hubert008]

Jeg synes du skal bruge to trin OTP.

 

[careking]

kan du henvise Allens bog.

 

[kytan]

Der er tonsvis af papirer om den slags design. For startere læse alle midten af 1990'erne Berkeley afhandling om pipeline ADC på Paul Gray hjemmeside. Herefter søge efter alle artikler om lav effekt lav spænding design. Vigtigt at tænke på opløsning per etape, kondensator skalering, og om du ønsker SHA eller ej for lavenergidesign før du begynder at lave design

 

[yeziwong]

Jeg tror, det centrale punkt er OPA, og du bør kende spec. af det, som sådan DC-forstærkning, DK, etc.

 

[aminmahdi]

hi vedhæftede fil er "test piplne analog til digital konverter"

 

[yellff]

hvor mange trin har du brugt? Og hvad med dit signal frekvens og prøveudtagning klokfrekvensen?