design>.

[ameed]

hej

Jeg har allerede denne tese.

kan nogen give mig. VHD fil i nedenstående afhandlingK. Sinha, S. Roy og S. Sur-Kolay, "Design af en overflødig Radix 4 Aritmetik
Coprocessor hjælp Field-Programmable Gate arrays ", B. Tech. Thesis, Kalyani
Regeringen Engineering College, University of Kalyani, maj 2001.

M. De og BP Sinha, Fast Parallel formering ved hjælp af overflødige quarternary
talsystem, Parallel Processing Letters, Vol..7, pp..13-23 1997.

 

[manish12]

du kan generere det ......
hvis du har littile kn af vhdl RR4

tak

 

[anoop12]

Hej,
du kan gøre det selv.Første indsamle krav, analysere problemet, definere RTL, check timing-power spørgsmål og kode det.
hilsen