DFT spørgsmål om flip flops

[cooldude040]

I scanning kæder hvis nogle flip flops er + udløst og de resterende flip flops er-ve udløst, hvad der sker ?????????? I flere clock domæner vi bruger lock up låsen hvad med de ovennævnte spørgsmål?

 

[visualart]

u kan en del dem i disperate ur domæne. bruge Frelse ur kæden.

 

[dft_guy]

For design med både positive og negative clocket flops, vil scanningen isættelsesværktøj altid rute scanningen kæden, således at den negative clocket flops komme før de positive kanten flops i kæden - på denne måde ingen lockup låsen er nødvendig. Men den bekymring er i løbet af capture mode, og hvad feeds ind i disse negative kant flops - i mange tilfælde er det positive clocket logik, eller, som du siger, et andet ur domæne. I tilfælde af posedge flops fra det samme ur domæne, negedge flops vil altid opfange data netop har taget ind i posedge flops på posedge af uret, så ATPG er nødt til at arbejde lidt hårdere for at få fejlen dækning, men det er ikke en big deal. For data rejser mellem ur domæner, det hele afhænger af, hvordan uret træerne er balancerede (hvis de overhovedet). Hvis uret domæner er helt asynkron, du bare nødt til at håndtere det i ATPG (maske den modtagende flops, hovedsagelig). John [url = www.dftdigest.com] DFT Digest [/url] [url = www.dftforum.com] DFT forum [/url]