DFT spørgsmål om PLL-Cell CLOCKGEN / i_pll_analog er ukendt

[horzonbluz]

Når jeg kører DFT på chip-niveau, er der en advarsel: Cell CLOCKGEN / i_pll_analog er ukendt (black box), fordi funktionalitet til output pin AVDD er dårlig eller ufuldstændig. (TEST-451) jeg har kontrolleret PLL biblioteket, alle stifter af PLL har ingen funktion definity. For eksempel: celle (T018PLLGS) {areal: 150423; dont_touch: sandt; dont_use: sandt; map_only: sandt, Pin (AVDD) {retning: InOut; Kapacitans: 0,01;} pin (AVSS) {retning: InOut; kapacitans: 0,01 ;} pin (Xin) {retning: input; Kapacitans: 0,01;} pin (RESET) {retning: input; Kapacitans: 0,01;} Hvad årsagen til dette aftagende, når jeg kører DFT DRC check?

 

[sunilbudumuru]

Hej ven, kan U igonre denne besked i denne situation. Det ser dette er en analog PLL (analog blok). U kan Blackbox det eller værktøjet vil gøre dette. Gå videre yderligere. Regards, Sunil Budumuru

 

[horzonbluz]

Når jeg kører DFT på chip-niveau, er der en advarsel: Cell CLOCKGEN / i_pll_analog er ukendt (black box), fordi funktionalitet til output pin AVDD er dårlig eller ufuldstændig. (TEST-451) jeg har kontrolleret PLL biblioteket, alle stifter af PLL har ingen funktion definity. For eksempel: celle (T018PLLGS) {areal: 150423; dont_touch: sandt; dont_use: sandt; map_only: sandt, Pin (AVDD) {retning: InOut; Kapacitans: 0,01;} pin (AVSS) {retning: InOut; kapacitans: 0,01 ;} pin (Xin) {retning: input; Kapacitans: 0,01;} pin (RESET) {retning: input; Kapacitans: 0,01;} Hvad årsagen til dette aftagende, når jeg kører DFT DRC check?

 

[sunilbudumuru]

Hej ven, kan U igonre denne besked i denne situation. Det ser dette er en analog PLL (analog blok). U kan Blackbox det eller værktøjet vil gøre dette. Gå videre yderligere. Regards, Sunil Budumuru