Diff mellem godt kontakt og substrat kontakt i 90nano

[s3034585]

Hej Jeg bruger TSMC 90 nano teknologi og jeg har en dought om den forskel mellem substrat kontakt og god kontakt. I min skematiske Jeg har brugt MIM kondensatorer og mens generateing layoutet for dem, at det giver mig en god kontakt i layoutet Nu er jeg forvirret Hvor kan jeg tilslutte denne .. fordi jeg også har et substrat kontakt. Kan du pls fortælle mig, hvor forbinder jeg disse 2 kontakter .. Thanks in Advance Tama

 

[franck]

Hej, jeg ikke kender tsmc90 men hvis du har et godt uafgjort og et substrat slips til MIM cap det forekommer mig, at der i dette Tekno er der nwell eller dnwell under MIM hætte. Jeg synes du skal have en PIN-kode til dette godt tie i jeres diagram er for eller i ejendomme. Også nogle dæk har et særligt symbol til at repræsentere denne binde til dnwell. Det er op til dig og dit design, som netto du nødt til at tilslutte denne godt. Du propably nødt til at aflyse parasitisk kapacitans til underlag. Eller hvis du ikke har brug for det der er også måske en mulighed eller en anden mim cap enhed i bunken. Og for underlaget uafgjort Jeg tror, du kender godt, hvorfor det er her! Håber det hjælper, Franck.

 

[s3034585]

Hej Franck Tak for dit svar. som du har nævnt i denne tech Jeg har en DNW, og det har en god kontakt option i dets egenskaber ... dette give et godt kontaktperson på sine 4 sider .. og som pr at jeg har tilsluttet godt binde til det. Men nu spørgsmålet er, at hvor tilslutter jeg underlaget. Jeg ved, hvorfor det er der. Men den celle, som jeg bruger i at NMOS substrater er direkte forbundet til VSS derfor er der ingen substrat forbindelse til, som jeg har til at binde denne pin. og hvis du taler om MIM cap så kan du fortælle, hvor kan jeg tilslutte substrat pin i layout .. takket være adcance. Tama

 

[franck]

Hej Tama, "... den NMOS substrater er direkte forbundet til VSS ...". Så du skal forbinde substrat binde af din mim cap til VSS. Der er masser af måde at behandle DNWELL i et kortspil afhængigt af hver tech. Nogle dæk definere DNWELL, den interne substrat og eksterne substrat. Nogle blot definere DNWELL og den eksterne substrat. Nogle bruger begge dele afhængig af udstyr. Nogle bruger stifter i den skematiske, nogle bruger kun egenskaber, nogle bruger både, nogle har en særlig diode celle til at definere dnwell, den eksterne substrat og interne substrat ... Så hvad jeg vil sige er, bør du være virkelig forsigtig, hvordan dine dæk behandler DNWELL bare for at være sikker på ikke at gøre dumme fejl. Anyway i Deres tilfælde af MIM cap, tror jeg du vil have en PLAIN DNWELL under den fælles landbrugspolitik, og så underlaget slips er her bare for at definere EXTERNAL substrat, som er i dit tilfælde underlaget af din NMOS så VSS. Franck.

 

[tarkyss]

Hvordan kan du konstruere din cap? hvilke lag du brugt? Det skaber et godt kontakt, fordi i techfile definere såvel kontakt som du gjorde, så jeg foreslår, at du konstruere din kasket som TSMC antyder, selvfølgelig, hvis du sikker på du har ret, kan du ændre techfile, men det er farligt