Dimensionering af Transistor i Analog Layout

P

Prasanna Kumar

Guest
Hej alle,

Hvorfor er der i ANALOG LAYOUT længden af porten er chiosen 2-5 gange større thatn mindstemålet.I en af de kredsløb længden blev taget 5um mens den anvendte teknologi blev 0.35um.

Er der nogen særlig grund til at vælge denne måde eller grunden er på grund af fabrikationThanks in Advance

 
De gør det for at undgå shaort kanal virkninger, som transistor lider i små længde enheder
Du kan læse om kort kanal effekter for mere tilbundsgående idé.
Også for en god matchning, forsøger vi at have større W og L 'den mindste

 
At minimere den kanal længde modulation.In dette tilfælde, vil banen ikke ske ikke så meget forsyningsspænding variationer.

 
Kære Prasanna,

De ældre mennesker har sagt alle de ting, jeg ville sige.Men lad mig summen ting op.
Du ønsker større længder, fordi
1.Vi ønsker at undgå Kanal Length graduering effekter
2.Vi ønsker at undgå Tærskel spænding ændringer for submicron enheder på grund af små kanal
3.Lavere 1 / f støj for input differentiale par.
4.Andre korte kanal effekter som Velocity mætning, virkning ionisering, osv.

På grund af alle disse effekter modellering af transistorer hjælp af de grundlæggende ligninger er blevet rigtig kompliceret.Brug af større længder gør også sikker på, at vi stadig holde sig til de firkantede lov

 
Hi Guys Thanks a lot!!

Denne diskussion har ryddet de fleste spørgsmål.Virkelig dette site er virkelig fantastisk for folk som mig i VLSI.

Endnu en gang tak alot

 
Jeg vil gerne tilføje, at bruge 2 ~ 5 gange den minimale L er primært for lav frekvens kredsløb.For RF, er det almindeligt at bruge den mindste L for signalet enheder (betyder input transistor) og stort L for de nuværende kilder.Årsagen er, at en mindre L give en hurtigere enhed og mindre input kapacitans, så banen kan arbejde på hyppigheden af ~ GHz orden.Du kan henvise til mange LNA eller mixer artiklen.

 
Der er mange grunde til at have L større end minimum:

flere er allerede blevet diskuteret her, vil jeg også omfatte:

- Behov for stor andel af W / L fra 1 transistor til W / L af en anden.Hvis du har brug for store forhold, men bryder mig ikke så meget om nøjagtigheden af forholdet: Eksempel-hvis du har behov 400:1 forholdet, kan du foretage en transistor 20u/1u og andre 1u/20u.

- Oprettelse af en lille W / L.Du kan gøre dette, hvis du har brug for at sætte et større udvalg af spændingerne for transistoren til at operere i lineære område, f.eks.

- Mindske den følsomhed over for delta-L-ændringen i længde fra støberiet.Hvis du er på 1u minimum længde, kan du have en delta-L i 0.4u.Det betyder, at en enhed med en tegnet (specificeret) længde 1u kunne være så kort som 0.6u eller så længe 1.4u (dette vil typisk være de samme på tværs af chip).

- Spænding stilstanden.På kort kanal længder, kan områder punch-thru "off"-kanal og åbne en ledende sti fra kilde til dræn.Længere udstyr vil bidrage til at afhjælpe dette.

- Reduktion af laekstroemme.På en prøve-og-hold, for eksempel.Kort kanal enheder tendens til at have mere lækstrøm end længere kanal enheder.

 
Jeg er i tvivl ..Er det muligt uden nogen form for bivirkning til layout så stor en transistor gerne 400u/0.35u???
Hvad er spørgsmål tobe sørget ...
tak på forhånd

 
Normalt for en ekstrem W / L gerne 400u/0.35u, vil opstillingen skal ske med flere mindre transistorer.

Typisk vil dette ske med striber (eksempel 20 striber, hver 20U bredde).

Det kan også gøres med en vaffel struktur, men du har mindre sikkerhed for den faktiske bredde eller W / L, at du får.

Hvis du bruger en største bredde for at få et forhold, kan du være i stand til at variere bredden i en transistor og længde i en anden.På grund af delta-L, delta-W og tærskel forskelle mellem lange og korte, brede og smalle udstyr, de matchende ikke vil være rigtig god, men du kan få et unøjagtigt virkelig store forhold relativt let:

Eksempel brug 400:1.Du kan bruge en enhed, der er 400u/0.35u og en anden, der er 1u/0.35u at få dette forhold.Du kan også bruge en enhed, der er 20u/0.35u og en anden enhed, der er 1u/7u at få de samme forhold.Chippen område ville være 140u ^ 2 for den første mulighed, men kun 14U ^ 2 for den anden.Den matchende vil ikke være så godt for den anden, på grund af delta-L meste, men det ville virke.

I virkeligheden ville du sikkert bruge enten 401 enhed 1u/0.35u enheder med 400 parallelt for 400u hele enheden, eller du vil bruge 40 enhed 1u/0.35u enheder, med 20 parallelt for 20u/0.35u og 20 i serie for 20u/7u enheden.

 
Lange kanaler især bruges i de nuværende spejle, der reducerer lambda virkning.
Som lambda omvendt proportional med L. Stort område mindre er det misforhold.

Addressing skyismylimit spørgsmål: Jeg tror Gate modstand ville være den største betragtes faktor, mens du gør layout for store transistor.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top