Doble-Gate MOSFET'er simulation

[aapirzado]

Hej alle, For en dobbelt gate MOSFET, er bredden b / w 2 porte kendt som WSI. Hvis jeg stige WSI fra 20 nanometer (nm) til 40, porten mister kontrollen over kanalen, og jeg kan ikke nedbryder device.It er logisk at tænke, da afstanden b / w 2 porte (WSI) øges, er det sværere for porten for at bevare kontrollen i midten af kanalen (længst væk fra enten gate). porten mister kontrollen over midten af kanalen. kan nogen hjælpe mig med at forklare dette forhold i en analytisk eller fysisk måde? [Url = http://images.elektroda.net/4_1305728746.gif]

 

[dick_freebird]

Jeg stak FETs hele tiden i SOI og der er ikke noget problem. Mit gæt er, at det har at gøre med specifikke litografi i "flettede" enhed. Jeg finder det mistænkeligt, at du kunne have en gentagelig 20nm poly afstand (bredde, OK; plads ???). I en sag som denne en lille mængde data slår enhver mængde teori.

 

[aapirzado]

Dear Sir, Tak for ur rep. men im benytter bare Atlas sivalco at simulere bahavoiur GD MOSFET wiithout junctions.I hv 1um kanal længde n jeg variere widht; WSI 10 til 40 nm. Som jeg gå videre fra 10 nm til 40 nm, finder jeg det dificlt at nedbryder enheden BCZ afstanden B / W 2 porte stiger. Jeg tror, thr SHD af nogle fysik eller matematik, der im søger. porten thicknes er 45nm, og oxid er 15nm bredt for alle widht 10 til 40 nm.