DRC problem med IBM PDK og nogle layout spørgsmål

P

pokemonstation

Guest
Hej,

Jeg har et generelt spørgsmål om DRC.

Jeg var ved hjælp Synopsys Hercules at køre DRC om enkle inverter kredsløb er bygget med 65nm IBM PDK (cmos10lpe) og jeg fik nogle fejl.Så jeg besluttede mig for at slette alt og instantiate en enkelt celle (nfet) og køre DRC på det.Til min overraskelse
er jeg stadig få mange af de samme fejl, som er virkelig mærkeligt, eftersom jeg instantieres en IBM PDK celle.

Er det normalt?Jeg kunne ikke forestille sig, at støberi ville give PDK celler, der ikke engang kan videregive sin egen DRC regler.I reglen indstiller eller runset jeg brugte er inkluderet i PDK.Nogle DRC fejl på en enkelt nfet celle er latterlige for 65nm teknologi, såsom "længde skal være større end 3.0um" og "område skal være større end 1.12um ^ 2).

Jeg har også et hurtigt spørgsmål om layout.I LSW vinduet nogle poster er stemplet som "drw" og nogle er "DG".Jeg har kun brugt "drw" før.Kan nogen venligst fortælle mig, hvad betyder punkt med "DG" etiket i LSW vindue gøre?

Mange tak på forhånd

Michael

 

Welcome to EDABoard.com

Sponsor

Back
Top