Effekt af Process Variationer over Clock Skæve

[alekya.mohan]

Hvordan jeg matematisk model effekten af Process Variationer over Clock Skæve? Proces Variaitons i den forstand: Gate Længde, Bredde, Kanal Længde doping mv. Kan du foreslå mig nogen bøger hvor fra jeg kan få atleast et fingerpeg om dette emne?

 

[entropy]

chip niveau krydderi netlist simulation ... en overvældende job ... i den digitale verden, har vi set_clock_uncertainty at modellere denne værdi.

 

[Colbhaidh]

For et støberi proces, vil du have fået Spice model for målgruppen (normal) proces og modeller til hurtig og langsom NMOS og PMOS. Du skal køre simuleringer for alle variationer f.eks NMOS PMOS NN FN NF SN IF FF FS SS osv., osv.