emne med RESET signal TIL Cypress Chip FRA FPGA

[kalyansrinivas]

Hej alle,
Vi havde en VIRTEX-4 Fpga og en cypres controller (CY7C68013) på vores bord på reset signal for Cypress chip kommer fra FPGA (VIRTEX-4).Det problem, vi står overfor, er, at for nogle grund nulstille kommer fra FPGA
doesnt give cypres chip men når tvunget eksternt chippen tager det ordentligt.Har jeg brug for at foretage nogen indstillinger i XILINX ISE at gøre IO fordrevet fra FPGA looklike en reset signal fra eksterne miljø

Tak på forhånd

M Kalyansrinivas

 

[it_boy]

Kunne ikke forstå, at du ordentligt.
men har du checket hvis reset på outputtet af FPGA bliver påstået?Har du checket med et oscilloskop?
Hvordan har du genererer nulstille i FPGA?gør det opfylder de mindstekrav periode, der kræves for CY7C68013?

 

[kalyansrinivas]

ja nulstillingen ved produktion af fpga bliver hævdet korrekt jeg har kontrolleret i oscilloskopet ved probing input til cypres nulstille pin

jeg betvivle vejr for at indstille det (nulstilling) som PULLUP I / O til at ligne den eksterne nulstille og også eventuelle ændringer i kort egenskaber behov